| 講演名 | 2008/7/29 NIDS向けNFAハイブリッドパターンマッチング回路の効率化(ハードウェアアクセラレーション,SWoPP佐賀2008-2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ) 飯星 貴裕, 山口 喜教, 前田 敦司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ネットワークのセキュリティシステムの一つにネットワーク侵入検知システム(NIDS)がある.このNIDSのスループットを向上させるため,ボトルネックとなっているパターンマッチング処理を専用ハードウェアで行う試みがなされている.しかしながら,一般的に専用ハードウェアには膨大なパターン集合とのマッチングを高速に行うために,回路規模を大きくせざるをえないという問題がある.そこで,本稿ではパターンマッチング回路の回路規模の増大を抑えるために,NFAハイブリッドアーキテクチャに着目した.このアーキテクチャは,その特性上高い回路効率を持つと考えられるが,必ずしも詳細な評価が行われていない.ここでは,NFAハイブリッドアーキテクチャの詳細な回路を実装・評価した上で,さらに回路効率を向上させるための手法を考案し,評価を行った.その結果,入力文字数が小さいときにおいて,従来のNFAアーキテクチャよりも高い回路効率を持つことを実証し,さらに提案した効率化手法が有効であることを示した. |
| 抄録(英) | Network security systems are becoming more important in our society. The performance of a signature-based intrusion detection system (NIDS) is mostly dependent on a string matching processing. To accelerate this processing, several attempts of string matching circuits have been studied so far. Toget the high throughput string matching circuit for a huge amount of pattern rules, the hardware scale tends to be large enough. So, we pick up the NFA Hybrid Architecture which seems to be good implementation efficiency for FPGA circuit. Since there seems not to be a detail study for this architecture, we implement and evaluate the detailed implementation for the architecture. We also study and propose some methods to improve its architecture. Consequently, when the input width is smaller, NFA Hybrid Architecture with our improved methods has better implementation performance compared to the circuit which is implemented on the general NFA-based architecture. |
| キーワード(和) | ネットワーク侵入検知システム / FPGA / ハードウェア・ソフトウェア協調処理 |
| キーワード(英) | Network Intrusion Detection System / FPGA / Hardware/Software cooperation |
| 資料番号 | CPSY2008-11 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2008/7/29(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | NIDS向けNFAハイブリッドパターンマッチング回路の効率化(ハードウェアアクセラレーション,SWoPP佐賀2008-2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ) |
| サブタイトル（和） | |
| タイトル（英） | Optimization of NFA Hybrid Pattern Matching Circuit for NIDS |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ネットワーク侵入検知システム / Network Intrusion Detection System |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | ハードウェア・ソフトウェア協調処理 / Hardware/Software cooperation |
| 第 1 著者 氏名（和/英） | 飯星 貴裕 / Takahiro IIHOSHI |
| 第 1 著者 所属（和/英） | 国立大学法人筑波大学大学院システム情報工学研究科 Graduate School of Information Engeneering, University of Tsukuba |
| 第 2 著者 氏名（和/英） | 山口 喜教 / Yoshinori YAMAGUCHI |
| 第 2 著者 所属（和/英） | 国立大学法人筑波大学大学院システム情報工学研究科 Graduate School of Information Engeneering, University of Tsukuba |
| 第 3 著者 氏名（和/英） | 前田 敦司 / Atusi MAEDA |
| 第 3 著者 所属（和/英） | 国立大学法人筑波大学大学院システム情報工学研究科 Graduate School of Information Engeneering, University of Tsukuba |
| 発表年月日 | 2008/7/29 |
| 資料番号 | CPSY2008-11 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 180 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |