| 講演名 | 2008-07-24 RTL Design of Parallel FFT with Block Floating Point Arithmetic , |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | In modern wireless communication systems, FFT is one of the key components but requires wide numerical dynamic range. In order to satisfy both requirements of smaller chip size and wider numerical dynamic range, we employ block floating point arithmetic rather than neither fixed point one nor floating point one to implement real systems. In this paper, we show a RTL design result in terms of a radix-4 64-point FFT with parallel architecture using block floating point arithmetic. The results show that we can get more than 100MHz clock frequency with 16-bit length or more even if we make use of FPGA devices. |
| キーワード(和) | |
| キーワード(英) | FFT / RTL design / Block floating point / Parallel architecture |
| 資料番号 | SIP2008-71,WBS2008-9 |
| 発行日 |
| 研究会情報 | |
| 研究会 | WBS |
|---|---|
| 開催期間 | 2008/7/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Wideband System(WBS) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | RTL Design of Parallel FFT with Block Floating Point Arithmetic |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / FFT |
| 第 1 著者 氏名（和/英） | / Hiroshi OCHI |
| 第 1 著者 所属（和/英） | Kyushu Institute of Technology |
| 発表年月日 | 2008-07-24 |
| 資料番号 | SIP2008-71,WBS2008-9 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 165 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |