| 講演名 | 2008-07-11 24GHz Low Noise Amplifier Design in 65nm CMOS Technology with Inter-Stage Matching Optimization(Session8B: High-Frequency, Photonic and Sensing Devices) , |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | 2-stage 24GHz low noise amplifier (LNA) was designed using 65nm RF CMOS technology. Since conventional topology with inductive source degeneration provides lower signal gain at 24GHz, a source inductor is eliminated and therefore, modified structure in which a shunt inductor was used for input matching is adopted. Figure of merit (FoM) which includes gain, noise figure, and power consumption was used as a design criterion and was maximized considering various circuit parameters such as transistor channel width of each stage, inductor structure and gate bias voltages. Also, the effect of inter-stage impedance on FoM was analyzed. And for noise simulation, accurate channel thermal noise model was used. Through these steps, FoM of 2-stage LNA was optimized. |
| キーワード(和) | |
| キーワード(英) | Low noise amplifier (LNA) / CMOS / Figure of merit (FoM) / Inter-stage impedance / Noise figure (NF) |
| 資料番号 | ED2008-96,SDM2008-115 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2008/7/2(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | 24GHz Low Noise Amplifier Design in 65nm CMOS Technology with Inter-Stage Matching Optimization(Session8B: High-Frequency, Photonic and Sensing Devices) |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Low noise amplifier (LNA) |
| 第 1 著者 氏名（和/英） | / Ickhyun SONG |
| 第 1 著者 所属（和/英） | School of Electrical Engineering and Computer Science, Seoul National University |
| 発表年月日 | 2008-07-11 |
| 資料番号 | ED2008-96,SDM2008-115 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 121 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |