| 講演名 | 2008-07-18 ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用) 大田 裕之, 川村 和郎, 福留 秀暢, 田島 貢, 岡部 堅一, 池田 圭司, 保坂 公彦, 籾山 陽一, 佐藤 成生, 杉井 寿博, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では新しい歪み技術である不純物閉じ込め層(DCL)をNMOSに、2層のNiフルシリサイド(Ni-FUSI)をPMOSにそれぞれ用いたハイブリッドゲート構造について報告する。DCL技術はIEDM2007において我々が報告した歪印加効果が大きいストレス・メモリー(SMT)に属する手法である。2層Ni-FUISIはFLA(フラッシュ・ランプ・アニール)を用いてPMOSゲートのみに選択的に形成した。結果として、PMOSの実効酸化膜換算膜厚の薄膜化による飽和電流の向上、仕事関数差によるしきい値変動からRoll-off特性の向上が得られた。またNMOSに関してもFLAによる不純物の活性化、実効酸化膜換算膜厚の多少の薄膜化による飽和電流の向上、ハローの不活性化抑制によるRoll-off特性の向上が得られた。性能としては|V_d|=1.0VにおいてnMOSFET、pMOSFETで1255/759μA/μmが得られた。 |
| 抄録(英) | We applied Flash Lamp Annealing (FLA) in Ni-silicidation to our developed Dopant Confinement Layer (DCL) structure for the first time. DCL technique is a novel Stress Memorization Technique (SMT). We successfully improved the short channel effect (SCE) with keeping a high drive current by FLA in Ni-silicidation. For pMOSFET, 2 layers Ni Fully-silicide (Ni-FUSI) was selectively formed on gates, and both effective work function (WF) control and thinner T_ |
| キーワード(和) | SiGe / SMT / DCL / 高性能CMOS / FUSI / FLA |
| キーワード(英) | SiGe / SMT / DCL / High Performance CMOS / FUSI / FLA |
| 資料番号 | SDM2008-148,ICD2008-58 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2008/7/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ハイブリッド・ゲート構造(NMOS:不純物閉じ込め層/PMOS:FLAによるNi-FUSI)を有する高性能サブ35nmバルクCMOSFET : ハイブリッド・ゲート構造(低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | High Performance Sub-35nm Bulk CMOS with Hybrid Gate Structures of NMOS: Dopant Confinement Layer (DCL)/PMOS: Ni-FUSI by using Flash Lamp Anneal (FLA) in Ni-silicidation : Hybrid Gate Structures |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SiGe / SiGe |
| キーワード(2)（和/英） | SMT / SMT |
| キーワード(3)（和/英） | DCL / DCL |
| キーワード(4)（和/英） | 高性能CMOS / High Performance CMOS |
| キーワード(5)（和/英） | FUSI / FUSI |
| キーワード(6)（和/英） | FLA / FLA |
| 第 1 著者 氏名（和/英） | 大田 裕之 / H. Ohta |
| 第 1 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd |
| 第 2 著者 氏名（和/英） | 川村 和郎 / K. Kawamura |
| 第 2 著者 所属（和/英） | 富士通マイクロエレクトロニクス Fujitsu Microelectronics Limited. |
| 第 3 著者 氏名（和/英） | 福留 秀暢 / H. Fukutome |
| 第 3 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd |
| 第 4 著者 氏名（和/英） | 田島 貢 / M. Tajima |
| 第 4 著者 所属（和/英） | 富士通マイクロエレクトロニクス Fujitsu Microelectronics Limited. |
| 第 5 著者 氏名（和/英） | 岡部 堅一 / K. Okabe |
| 第 5 著者 所属（和/英） | 富士通マイクロエレクトロニクス Fujitsu Microelectronics Limited. |
| 第 6 著者 氏名（和/英） | 池田 圭司 / K. Ikeda |
| 第 6 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd |
| 第 7 著者 氏名（和/英） | 保坂 公彦 / K. Hosaka |
| 第 7 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd |
| 第 8 著者 氏名（和/英） | 籾山 陽一 / Y. Momiyama |
| 第 8 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd |
| 第 9 著者 氏名（和/英） | 佐藤 成生 / S. Satoh |
| 第 9 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd |
| 第 10 著者 氏名（和/英） | 杉井 寿博 / T. Sugii |
| 第 10 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd |
| 発表年月日 | 2008-07-18 |
| 資料番号 | SDM2008-148,ICD2008-58 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 140 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |