| 講演名 | 2008-07-17 究極の集積化を目指すスーパーチップ技術(低電圧/低消費電力技術,新デバイス・回路とその応用) 小柳 光正, 田中 徹, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Mooreの法則で知られるよう、これまで、LSIは、微細加工技術の進歩に伴う半導体素子の微細化により、著しい速度で高性能化、大容量化が達成されてきた。しかし、微細加工技術が45nmノード、32nmノードと進むにつれて、素子の微細化に伴う様々な問題が顕在化してきている。このような問題を解決するためには、素子の微細化だけでなく、LSIに実装技術やMEMS技術、フォトニクス技術などの異種技術を融合した新しい集積化技術の開発が必要である。所謂、More than Moore技術である。そのため、今後のLSI開発は、素子の微細化を更に進めるMore Moore技術と、異種技術を融合するMore than Moore技術を車の両輪のようにうまく協調、共存させながら進めていくことが重要になると考えられる。More than Moore技術を代表する技術の一つが3次元集積化技術である。我々は、スーパーチップインテグレーションと呼ぶ、自己組織化ウェーハ張り合わせに基づく新しい3次元集積化技術を開発したので報告する。スーパーチップインテグレーション技術により、様々の種類のデバイス、回路を集積した究極の集積化技術の確立を目指す。 |
| 抄録(英) | As is known as Moore's law, the performance and the packing density of LSI have been rapidly increased owing to scaling down the device size which has been supported by the progress of fabrication process technologies. Various kinds of problems related to device scaling have become tangible as the process technology proceeds to 45nm and 32nm technology nodes. To solve these problems, it is required to develop a new integration technology called "More than Moore" in which the packaging technology, MEMS technology and micro-optics technology are merged to LSI technology in addition to device scaling method. Thus, it is important in the development of future LSI that "More than Moore" technology is in cooperation with "More Moore" technology based on advanced device scaling. The typical example of "More than Moore" technology is a three-dimensional integration technology. We report a new three-dimensional integration technology called a super-chip integration based on a self-assembled wafer bonding. We aim to achieve a ultimate integration by super-chip integration in which various kinds of devices and circuits are integrated into one three-dimensional chip. |
| キーワード(和) | 3次元LSI / スーパーチップ / ウェーハ張り合わせ / 自己組織化 / セルフアセンブリー |
| キーワード(英) | Three-Dimensional (3D) LSI / super-chip / wafer bonding / self-organization / self-assembly |
| 資料番号 | SDM2008-134,ICD2008-44 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2008/7/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 究極の集積化を目指すスーパーチップ技術(低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | Super Chip Technology to Achieve Ultimate Integration |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 3次元LSI / Three-Dimensional (3D) LSI |
| キーワード(2)（和/英） | スーパーチップ / super-chip |
| キーワード(3)（和/英） | ウェーハ張り合わせ / wafer bonding |
| キーワード(4)（和/英） | 自己組織化 / self-organization |
| キーワード(5)（和/英） | セルフアセンブリー / self-assembly |
| 第 1 著者 氏名（和/英） | 小柳 光正 / Mitsumasa KOYANAGI |
| 第 1 著者 所属（和/英） | 東北大学大学院工学研究科 Department of Bioengineering and Robotics, Graduate School of Engineering, Tohoku University |
| 第 2 著者 氏名（和/英） | 田中 徹 / Tetsu TANAKA |
| 第 2 著者 所属（和/英） | 東北大学大学院工学研究科 Department of Bioengineering and Robotics, Graduate School of Engineering, Tohoku University |
| 発表年月日 | 2008-07-17 |
| 資料番号 | SDM2008-134,ICD2008-44 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 140 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |