| 講演名 | 2008-03-05 命令メモリビット幅削減に基づく低エネルギーASIP合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI) 小原 俊逸, 史 又華, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿ではASIPを対象としたハードウェア/ソフトウェア協調合成システムにおける命令メモリビット幅削減に基づく低エネルギー化手法を提案する。VLIW型プロセッサは並列に命令を発行可能だが,命令メモリのビット幅が長くなり,消費電力・消費エネルギーを無駄に増加させてしまう.したがって,VLIW型プロセッサの命令メモリのビット幅の削減は,高性能でエネルギー効率の高いプロセッサを実現可能にすると考えられる.命令メモリのビット幅は命令エンコーディング形式に依存し,それはオペコードとオペランド群で構成される.オペコードのビット幅は命令セットにおける命令数に,オペランドのビット幅は汎用レジスタ数に依存する.また,我々はオペコードのビット幅を削減するために,結合命令の概念を導入した.結合命令は各VLIWスロットで同時に発行される複数の命令を1つの命令として取り扱った命令である.我々は,オペコードビット幅削減アルゴリズム,オペランドビット幅削減アルゴリズム,エネルギー最小化アルゴリズムの3つのアルゴリズムで構成されるASIP合成システムを構築した.実験結果では,メモリを含むプロセッサ全体で,9%～12%の消費エネルギーを削減することを確認した. |
| 抄録(英) | This paper proposes an energy-efficient ASIP synthesis method based on reducing bit-width of instruction memory. VLIW-type processors can execute several instructions concurrently. However, an instruction memory of the processors requires long bit-width. This increases power and energy consumption wastefully. Therefore reducing bit-width of instruction memory can realize high-performance and energy-efficient processors. Bit-width of an instruction memory depends on the instruction encoding format, which is composed of the opcode and the operands of a instruction. The opcode bit-width depends on the number of instructions in the instruction-set and the operand bit-width depends depends on the number of general-purpose registers. Moreover, to reduce opcode bit-width, we introduce a concept of a combined instruction which is handled as one instruction and composed of several instructions issued concurrently at each VLIW-slots. We develop an energy-efficient ASIP synthesis system including 3 algorithm: opcode bit-width reduction algorithm, operand bit-width reduction algorithm and energy minimization algorithm. In experimental results, we confirm 9%～12% energy consumption reduction at a whole processor system including memories. |
| キーワード(和) | ASIP / 消費エネルギー / エネルギー最適化 / 命令セット / 命令メモリ |
| キーワード(英) | ASIP / energy consumption / energy optimization / instruction-set / instruction memory |
| 資料番号 | VLD2007-141,ICD2007-164 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/2/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 命令メモリビット幅削減に基づく低エネルギーASIP合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | An Energy-efficent ASIP Synthesis Method Based on Reducing Bit-width of Instruction Memory |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ASIP / ASIP |
| キーワード(2)（和/英） | 消費エネルギー / energy consumption |
| キーワード(3)（和/英） | エネルギー最適化 / energy optimization |
| キーワード(4)（和/英） | 命令セット / instruction-set |
| キーワード(5)（和/英） | 命令メモリ / instruction memory |
| 第 1 著者 氏名（和/英） | 小原 俊逸 / Shunitsu KOHARA |
| 第 1 著者 所属（和/英） | 早稲田大学基幹理工学部電子・光システム学科 Dept. of Electronic and Photonic Systems, Waseda University |
| 第 2 著者 氏名（和/英） | 史 又華 / Youhua SHI |
| 第 2 著者 所属（和/英） | 早稲田大学基幹理工学部電子・光システム学科 Dept. of Electronic and Photonic Systems, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学基幹理工学部情報理工学科 Dept. of Computer Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学基幹理工学部電子・光システム学科 Dept. of Electronic and Photonic Systems, Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学基幹理工学部情報理工学科 Dept. of Computer Science and Engineering, Waseda University |
| 発表年月日 | 2008-03-05 |
| 資料番号 | VLD2007-141,ICD2007-164 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 506 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |