| 講演名 | 2008-03-05 データパス合成における最小遅延補正演算器数の最小化手法(システムオンシリコン設計技術並びにこれを活用したVLSI) 井上 恵介, 金子 峰雄, 岩垣 剛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 半導体プロセスの微細化に伴い,製造時に生じる物理的パラメータの変動や動作時の変動に起因する遅延ばらつきの問題が深刻化している.遅延ばらつきが存在する下でデータパス回路がホールド条件を満足するための一手法として,レジスタ間の最小パス遅延を補正する手法が考えられる.これは演算器の非クリティカルパスに遅延素子を挿入することで実現されるが,最小パス遅延を補正する演算器の個数を最小化する問題がNP困難であることが示されている.本稿ではこの問題に対して整数計画法を用いて厳密解を求める手法と必ずしも最適解を得られないが効率的に解を求める発見的な手法を提案し.計算機実験により提案手法の有効性を評価する. |
| 抄録(英) | As the feature size of VLSI becomes smaller, delay variations become a serious problem in VLSI design. The "setup" timing constraint can be fulfilled by choosing a clock period appropriately, while the "hold" timing constraint can not, and in many cases, the hold constraint becomes critical for a correct latch of a signal under delay variations. An approach to ensure the hold constraint under delay variations is to enlarge the minimum path delay between registers. It can be done by inserting delay elements on non-critical paths mainly in a functional unit. We call it "minimum path delay compensation" in this paper. The RT-level optimization problem to minimize the number of functional units which require minimum path delay compensation in datapath synthesis has been proposed, and its NP-hardness has been shown. For this problem, we propose two new methods, one is based on integer linear programming (ILP), the other is based on heuristic. We evaluate their performance by computational experiments. |
| キーワード(和) | データパス合成 / レジスタ割り当て / 遅延ばらつき / 最小遅延補正 |
| キーワード(英) | Datapath synthesis / register assignment / delay variation / minimum delay compensation |
| 資料番号 | VLD2007-140,ICD2007-163 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/2/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | データパス合成における最小遅延補正演算器数の最小化手法(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Minimizing Minimum Delay Compensations in Datapath Synthesis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | データパス合成 / Datapath synthesis |
| キーワード(2)（和/英） | レジスタ割り当て / register assignment |
| キーワード(3)（和/英） | 遅延ばらつき / delay variation |
| キーワード(4)（和/英） | 最小遅延補正 / minimum delay compensation |
| 第 1 著者 氏名（和/英） | 井上 恵介 / Keisuke INOUE |
| 第 1 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 金子 峰雄 / Mineo KANEKO |
| 第 2 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 岩垣 剛 / Tsuyoshi IWAGAKI |
| 第 3 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 発表年月日 | 2008-03-05 |
| 資料番号 | VLD2007-140,ICD2007-163 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 506 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |