| 講演名 | 2008-03-05 ヘテロジーニアスマルチプロセッサのソフトエラー脆弱性を低減するタスクスケジューリング技術(システムオンシリコン設計技術並びにこれを活用したVLSI) 杉原 真, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 短期間で,かつ低コストに組込みシステムを開発する設計パラダイムとして,ヘテロジーニアスマルチプロセッサ(HMP:Heterogeneous Multiprocessor)がしばしば用いられる.一方で,微細加工技術が進展するにつれて,シングルイベントアップセット(SEU:Single Event Upset)といった信頼性に関する問題が関心事となっている.本稿では,HMPのSEU耐性を議論するとともに,HMPのSEU脆弱性を削減するためのタスクスケジューリング技術の提案を行う.一定のシステム構成において,キャッシュメモリを大きくするにつれて,CPUコアは高性能化するが,ソフトエラー耐性は損なわれることが計算機実験によって明らかになっている.性能と信頼性との間に存在するトレードオフを考慮し,本稿では,HMPシステムのSEU脆弱性を削減するタスクスケジューリング技術の議論を行う.計算機実験により,HMPはその構造によってはSEU耐性を持ち合わせることを示し,また,提案するタスクスケジューリングはリアルタイム制約の下でSEU脆弱性を削減できることを示す. |
| 抄録(英) | Utilizing a heterogeneous multiprocessor system has become a popular design paradigm to build an embedded system at a cheap cost within short development time. A reliability issue for embedded systems, which is vulnerability to single event upsets (SEUs), has become a matter of concern as technology proceeds. This paper presents robustness of heterogeneous multiprocessors to SEUs and proposes task scheduling for minimizing SEU vulnerability of them. This paper experimentally shows that increasing performance of a CPU core deteriorates its reliability. Based on the experimental observation, we propose task scheduling for reducing SEU vulnerability of a heterogeneous multiprocessor system. The experimental results demonstrate that our task scheduling technique can reduce much of SEU vulnerability under real-time constraints. |
| キーワード(和) | シングルイベントアップセット / ソフトエラー / 信頼性 / 性能 / 脆弱性 / キャッシュメモリ / タスクスケジューリング / ヘテロジーニアスマルチプロセッサ / 組込みシステム |
| キーワード(英) | Single Event Upset / Soft Error / Reliability / Performance / Vulnerability / Cache Memory / Task Scheduling / Heterogeneous Multiprocessor / Embedded System |
| 資料番号 | VLD2007-138,ICD2007-161 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/2/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ヘテロジーニアスマルチプロセッサのソフトエラー脆弱性を低減するタスクスケジューリング技術(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Task Scheduling Technique for Mitigating SEU Vulnerability of Heterogeneous Multiprocessor Systems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | シングルイベントアップセット / Single Event Upset |
| キーワード(2)（和/英） | ソフトエラー / Soft Error |
| キーワード(3)（和/英） | 信頼性 / Reliability |
| キーワード(4)（和/英） | 性能 / Performance |
| キーワード(5)（和/英） | 脆弱性 / Vulnerability |
| キーワード(6)（和/英） | キャッシュメモリ / Cache Memory |
| キーワード(7)（和/英） | タスクスケジューリング / Task Scheduling |
| キーワード(8)（和/英） | ヘテロジーニアスマルチプロセッサ / Heterogeneous Multiprocessor |
| キーワード(9)（和/英） | 組込みシステム / Embedded System |
| 第 1 著者 氏名（和/英） | 杉原 真 / Makoto SUGIHARA |
| 第 1 著者 所属（和/英） | 豊橋技術科学大学:独立行政法人科学技術振興機構 Toyohashi University of Technology:Japan Science and Technology Agency |
| 発表年月日 | 2008-03-05 |
| 資料番号 | VLD2007-138,ICD2007-161 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 506 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |