| 講演名 | 2008-06-12 4×4 MIMO-OFDM受信機におけるパイプライン型MMSE検出器のVLSIアーキテクチャ設計(スマートパーソナルシステム,一般) 吉澤 真吾, 宮永 喜一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本報告では4×4 MIMO-OFDM受信機におけるMMSE検出器のVLSIアーキテクチャを提案する.パケット通信をベースとしたMIMO-OFDM方式ではMIMO復号においてサブキャリア毎の逆行列計算を実時間処理で行う必要があるため,相当量のスループット性能が要求される.そのためMIMO復号処理の回路はパイプライン処理で行われることが望ましい.本研究ではストラッセン方式の行列乗算及び逆行列計算を用いたパイプラン処理型MMSE検出器回路を提案する.提案回路はOFDMサブキャリア数に依存せず実時間処理でのMMSE検出処理を可能とする.また,MMSE検出回路をCMOS 90nmプロセス上に実装し,処理遅延,回路面積,消費電力を評価したのでその結果も合わせて報告する. |
| 抄録(英) | This report presents a VLSI architecture of MMSE detection in a 4×4 MIMO-OFDM receiver. Pack-et-based MIMO-OFDM imposes a considerable throughput requirement on the matrix inversion because of strict timing in frame structure and subcarrier-by-subcarrier basis processing. Pipeline processing oriented algorithms are preferable to tackle this issue. We propose a pipelined MMSE detector using Strassen's algorithms of matrix inversion and multiplication. This circuit achieves real-time operation which does not depend on numbers of subcarriers. The designed circuit has been implemented to a 90-nm CMOS process and evaluated in processing latency, circuit area, and power consumption. |
| キーワード(和) | MIMO-OFDM / MIMOデコーダ / MMSE検出 / VLSIアーキテクチャ |
| キーワード(英) | MIMO-OFDM / MIMO Decoder / MMSE Detection / VLSI Architecture |
| 資料番号 | SIS2008-9 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIS |
|---|---|
| 開催期間 | 2008/6/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Smart Info-Media Systems (SIS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 4×4 MIMO-OFDM受信機におけるパイプライン型MMSE検出器のVLSIアーキテクチャ設計(スマートパーソナルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | VLSI Architecture of a Pipelined MMSE Detector in a 4×4 MIMO-OFDM Receiver |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MIMO-OFDM / MIMO-OFDM |
| キーワード(2)（和/英） | MIMOデコーダ / MIMO Decoder |
| キーワード(3)（和/英） | MMSE検出 / MMSE Detection |
| キーワード(4)（和/英） | VLSIアーキテクチャ / VLSI Architecture |
| 第 1 著者 氏名（和/英） | 吉澤 真吾 / Shingo YOSHIZAWA |
| 第 1 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 第 2 著者 氏名（和/英） | 宮永 喜一 / Yoshikazu MIYANAGA |
| 第 2 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 発表年月日 | 2008-06-12 |
| 資料番号 | SIS2008-9 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 85 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |