| 講演名 | 2008-06-27 機能等価性情報を用いたRTL-GLパスマッピングの一手法(高位合成及び検証,信号処理,LSI,及び一般) 岩田 大志, 大竹 哲史, 藤原 秀雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 論理合成やテストの際,回路のフォールスパスの情報を用いることで論理合成時間の短縮,回路面積の削減,テスト生成時間の短縮,過剰テストの緩和ができるといった利点がある.ゲートレベルでのフォールスパスの探索はパス数が膨大な大規模回路に対しては困難であるため,より高位の設計情報(RTLや高位合成情報)を利用した手法が提案されている.これまでに提案されている手法では,モジュール境界保存型論理合成を用いることでRTLパスとゲートレベルパスの対応を保証しているが,本稿ではモジュールの境界を保存しない論理合成を行う場合でもRTLパスとゲートレベルパスの対応関係を得る方法を提案する.具体的には,RTLパスを構成するビットごとのRTL信号線とゲートレベルパス上の信号線との対応をとり,その情報を利用することでパスの対応をとる.さらに,提案手法の実装方法について述べ,実験結果として,対応をとることができたRTLパスの割合であるパスマッピング率と誤判定率を示す. |
| 抄録(英) | Information on false paths in a circuit is useful for design and test. The use of this information may contribute not only in reducing the time required for logic synthesis, the area, the test generation time and the test application time of the circuit but also in alleviating the over-testing. Since identification of false paths at gate-level is hard for large circuits with huge number of paths, several methods using high-level design information have been proposed. These methods are effective only if the correspondence between paths at register transfer level (RTL) and those at gate-level is available. Until now, the correspondence has been established only by module interface preserving-logic synthesis. In this paper, we propose a method of mapping an RTL path to the gate-level paths without restricting the logic synthesis. The method first maps each bit slice RTL signal line of an RTL path to a gate level signal line by considering the functional equivalence of those signal lines. Then the RTL path is mapped to gate level paths using these correspondences. |
| キーワード(和) | パスマッピング / レジスタ転送レベル / ゲートレベル / 機能等価性 / 故障診断 |
| キーワード(英) | path mapping / register transfer level / gate-level / functional equivalence / fault diagnosis |
| 資料番号 | CAS2008-21,VLD2008-34,SIP2008-55 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/6/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 機能等価性情報を用いたRTL-GLパスマッピングの一手法(高位合成及び検証,信号処理,LSI,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | An Approach to RTL-GL Path Mapping Based on Functional Equivalence |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パスマッピング / path mapping |
| キーワード(2)（和/英） | レジスタ転送レベル / register transfer level |
| キーワード(3)（和/英） | ゲートレベル / gate-level |
| キーワード(4)（和/英） | 機能等価性 / functional equivalence |
| キーワード(5)（和/英） | 故障診断 / fault diagnosis |
| 第 1 著者 氏名（和/英） | 岩田 大志 / Hiroshi IWATA |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学,情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 大竹 哲史 / Satoshi OHTAKE |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学,情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 藤原 秀雄 / Hideo FUJIWARA |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学,情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 発表年月日 | 2008-06-27 |
| 資料番号 | CAS2008-21,VLD2008-34,SIP2008-55 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 107 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |