| 講演名 | 2008-06-27 簡易高位合成を用いたカスタマイズ可能なハードウェア/ソフトウェア分割評価手法(高位合成及び検証,信号処理,LSI,及び一般) 張 重陽, 磯村 俊郎, 鈴木 優, 木村 晋二, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ハードウェア/ソフトウェア協調設計においては、ソフトウェア言語で記述された全体の機能から、各機能モジュールのハードウェア/ソフトウェアへの割当(分割)を行い、全体のシステムの性能や必要とするリソース量を評価する。ハードウェア/ソフトウェアへ分割した後のシステムの全体性能および使用したリソースの量を性格に評価するには、ソフトウェアのコンパイルと同時にハードウェアの高位合成、論理合成、レイアウトを行い、実データを用いたコシミュレーションを行う必要があるが、コンパイルやハードウェアの合成および精度の高いコシミュレーションには多大な時間を要するので、協調設計の初期の段階ではより簡略化された分割評価手法が必要とされている。本稿では、分割後の評価の精度をあげるために、簡易的な高位合成を用いるとともに、ハードウェアの資源量などをカスタマイズできるようにした分割評価手法について述べる。パラメタのチューニングにより、種々の応用および種々の実現対象に対して分割後の評価精度を実際に近づけることが可能となった。 |
| 抄録(英) | In hardware/software codesign, the functional description of an information system is optimized as a mixture of software modules and hardware modules. The partitioning of hardware/software modules is the crucial step of the optimization. To evaluate the precise execution time and the precise amount of resources, we need to decide the processor and compile the software modules for the processor and we also need to do the high-level synthesis, logic synthesis and layout for hardware modules. After these steps we can do the co-simulation of the system using the practical data. The compilation/synthesis steps and the co-simulation steps are time-consuming and so we would like to estimate the partitioning more easily at the initial phase of the co-design. In this report, we show a customizable hardware/software partitioning evaluation method using a simple high-level synthesis system. After generating the sequence of operations using the high-level synthesis system, we count the number of clocks and the amount of resources. The number of clocks and the amount of resources for each operation is specified by a customizable table and we can measure the total clocks and resources using the evaluation method. By adjusting the values of the parameters, this method can evaluate the system performance precisely with small amount of time. |
| キーワード(和) | ハードウェア/ソフトウェア協調設計 / 簡易高位合成 / 分割評価 / パラメタ / カスタマイズ |
| キーワード(英) | Hardware/Software Co-design / Simple High-level Synthesis Environment / Parameterized evaluation of clocks and resources |
| 資料番号 | CAS2008-19,VLD2008-32,SIP2008-53 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/6/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 簡易高位合成を用いたカスタマイズ可能なハードウェア/ソフトウェア分割評価手法(高位合成及び検証,信号処理,LSI,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Customizable Hardware/Software Partitioning Evaluation Method Using Simple High-level Synthesis System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ハードウェア/ソフトウェア協調設計 / Hardware/Software Co-design |
| キーワード(2)（和/英） | 簡易高位合成 / Simple High-level Synthesis Environment |
| キーワード(3)（和/英） | 分割評価 / Parameterized evaluation of clocks and resources |
| キーワード(4)（和/英） | パラメタ |
| キーワード(5)（和/英） | カスタマイズ |
| 第 1 著者 氏名（和/英） | 張 重陽 / Chongyang Zhang |
| 第 1 著者 所属（和/英） | 早稲田大学情報生産システム研究科 Grad. School of Information, Production and Systems, Waseda University |
| 第 2 著者 氏名（和/英） | 磯村 俊郎 / Toshiro Isomura |
| 第 2 著者 所属（和/英） | トヨタ自動車(株) TOYOTA Motor Corporation |
| 第 3 著者 氏名（和/英） | 鈴木 優 / Yu Suzuki |
| 第 3 著者 所属（和/英） | トヨタ自動車(株) TOYOTA Motor Corporation |
| 第 4 著者 氏名（和/英） | 木村 晋二 / Shinji Kimura |
| 第 4 著者 所属（和/英） | 早稲田大学情報生産システム研究科 Grad. School of Information, Production and Systems, Waseda University |
| 発表年月日 | 2008-06-27 |
| 資料番号 | CAS2008-19,VLD2008-32,SIP2008-53 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 107 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |