| 講演名 | 2008-06-26 0.18μm SOI型CMOSプロセスに基づく高速且つ低エネルギーの横型統合CBiCMOSバッファ回路(低消費電力設計,信号処理,LSI,及び一般) 濱畑 孝, 宇都 怜士, 秋濃 俊郎, 西 謙二, 竹原 幸生, 江藤 剛治, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では,クロック当り最大5nFの負荷容量を持つCCDチップを100MHzの高速で動作するディスクリート素子を搭載したプリント基板を開発し,そのディスクリート素子を駆動するためSOI型0.18μmCMOSプロセスに基づいたクロックを生成する電源チップを設計する.TSMCのバルクCMOSプロセスにおけるBSIM3モデル・パラメータを基本にして、その不純物プロファイルは深さ方向に表面のチャネル不純物濃度の値を保つように変更した.基板はノンフローティングにし,そのコンタクト抵抗が小さくなるようにレイアウトを工夫して,横型npn-或いはpnp-BJTを活性化する統合CBiCMOSバッファ回路の高速化と低エネルギー化を図った.しきい値電圧の絶対値を0.5Vに固定して,【電源電圧/しきい値電圧】の比の値を1.5から4の範囲で変えた回路シミュレーションでは,2の値でその平均エネルギーが最小となった.さらに各種条件下の回路シミュレーション結果を報告する.結果として,約100MHzのクロック生成の技術的見通しが得られた. |
| 抄録(英) | In this paper, we develop a printed circuit board having a discrete device that can drive a CCD chip with 5nF maximum load capacitance per CCD clock at a high speed of 100MHz and design a voltage source chip to generate the clock on basis of 0.18μmCMOS/SOI process. Although we are based on a set of BSIM3 model parameters from a TSMC bulk CMOS process, we modify the substrate doping from a non-uniform diffusion profile with the TSMC channel doping to a uniform profile of the same channel doping along a direction of deep SOI substrate. As we try to make a substrate terminal to be non-floating and design a compact layout in order to reduce the resistance value of substrate interconnection, we optimize the size of unified-CBiCMOS buffer circuit for a high speed and low energy operation of lateral npn-and pnp-BJTs. We fix the absolute value of threshold voltage as 0.5V and then the ratio value of 【power supply voltage/threshold voltage】 is changed from 1.5 to 4. As a result of circuit simulation, the minimum average energy of the unified-CBiCMOS buffer circuit is around at the ratio value of 2. Furthermore, we report the circuit simulation results under various conditions. It is concluded that a technical outlook of clock generation around 100MHz is established by the circuit simulation. |
| キーワード(和) | BJT / CBiCMOS / CMOS/SOI / TSMC / BSIM3 |
| キーワード(英) | BJT / CBiCMOS / CMOS/SOI / TSMC / BSIM3 |
| 資料番号 | CAS2008-16,VLD2008-29,SIP2008-50 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/6/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 0.18μm SOI型CMOSプロセスに基づく高速且つ低エネルギーの横型統合CBiCMOSバッファ回路(低消費電力設計,信号処理,LSI,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Lateral Unified-CBiCMOS Buffer Circuit for High Speed and Low Energy Based on 0.18μmCMOS/SOI Process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | BJT / BJT |
| キーワード(2)（和/英） | CBiCMOS / CBiCMOS |
| キーワード(3)（和/英） | CMOS/SOI / CMOS/SOI |
| キーワード(4)（和/英） | TSMC / TSMC |
| キーワード(5)（和/英） | BSIM3 / BSIM3 |
| 第 1 著者 氏名（和/英） | 濱畑 孝 / Takashi HAMAHATA |
| 第 1 著者 所属（和/英） | 近畿大学生物理工学部 School of Biology-Oriented Science and Technology, Kinki University |
| 第 2 著者 氏名（和/英） | 宇都 怜士 / Satoshi UTO |
| 第 2 著者 所属（和/英） | 近畿大学生物理工学部 School of Biology-Oriented Science and Technology, Kinki University |
| 第 3 著者 氏名（和/英） | 秋濃 俊郎 / Toshiro AKINO |
| 第 3 著者 所属（和/英） | 近畿大学生物理工学部 School of Biology-Oriented Science and Technology, Kinki University |
| 第 4 著者 氏名（和/英） | 西 謙二 / Kenji NISHI |
| 第 4 著者 所属（和/英） | 近畿大学工業高等専門学校 Kinki University Technology College |
| 第 5 著者 氏名（和/英） | 竹原 幸生 / Kohsei TAKEHARA |
| 第 5 著者 所属（和/英） | 近畿大学理工学部 School of Science and Engineering, Kinki University |
| 第 6 著者 氏名（和/英） | 江藤 剛治 / T. Goji ETOH |
| 第 6 著者 所属（和/英） | 近畿大学理工学部 School of Science and Engineering, Kinki University |
| 発表年月日 | 2008-06-26 |
| 資料番号 | CAS2008-16,VLD2008-29,SIP2008-50 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 106 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |