| 講演名 | 2008-06-26 高耐圧1.2-μmCMOSプロセスを用いた超高速ビデオカメラ用CCD電源チップの設計(低消費電力設計,信号処理,LSI,及び一般) 小林 正稔, 秋濃 俊郎, 西 謙二, 竹原 幸生, 江藤 剛治, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 斜行直線CCD型メモリーを備える画素周辺記録型撮像素子(ISIS)で100から150の連続画像を1億枚/秒の速度で撮影する超高速ビデオカメラの開発を行っている.システムの電源電圧は最大8Vであり,電源チップはCCDチップのクロック当り最大5-nFの負荷容量を駆動する.本研究では,約32Vの絶縁破壊電圧をもつSOI型1.2-μmCMOS/プロセスに基づき,クロックを生成する電源チップの設計を目指す.バルク型1.2-μmCMOSプロセスのMOSFET電流-電圧特性の実測値に合わせたLEVEL2モデル・パラメータに対し,そのチャネル不純物濃度が深さ方向にそのまま変わらない同プロセスを想定した.基板はノンフローティングにし,そのコンタクト抵抗が小さくなるようにレイアウトを工夫し,横型のnpn-或いはpnp-BJTを活性化する統合CBiCMOSバッファ回路により大きな負荷を駆動する.回路シミュレーションの結果,電源電圧が8Vで負荷容量が5-nFの場合,β_Fを100とした統合CBiCMOSバッファ回路は,ファンアウト4の2段CMOSインバータに比べ,遅延時間が約1/10となり,エネルギーは約101%と僅かに上回っている.5-nFの負荷容量に対し最大8MHzでしか動作しないので,さらに新しい工夫が必要とされている. |
| 抄録(英) | We have been developing a ultra-high-speed camera by an in-situ storage image sensor (ISIS) with slanted linear CCD storage capturing 100 to 150 consecutive images at a frame rate of 100 Mfps. The CCD chip of this camera has a 8V maximum voltage supply source and a 5-nF maximum load capacitance per CCD clock. The goal of this study is to design a prototype power supply chip generating the clock, based on a 1.2-μmCMOS/SOI process having breakdown voltages of almost 32V. At first, we fit a set of LEVEL2 model parameters into the measured MOSFET current-voltage characteristics for a bulk type 1.2-μmCMOS process, and then only modify the substrate doping from a non-uniform diffusion profile with a channel doping to the uniform diffusion profile of the same channel doping along the direction of rather deep SOI substrate. As we try to make the substrate terminal to be non-floating and design a compact layout in order to reduce the resistance value of substrate interconnection, we optimize the size of unified-CBiCMOS buffer circuit for a high speed and low energy operation of lateral npn-and pnp-BJTs. Circuit simulation using 1.2-μm LEVEL-2 model parameters for the MOSFETs and a current gain of β_F=100 for the BJTs reduced the delay time of the unified-CBiCMOS buffer circuit by approximately 1/10 and slightly increased the energy of that by 103%, compared to that for an equivalent two-stage CMOS inverter circuit designed on the basis of logical effort for driving a load capacitance of 5-nF at V_ |
| キーワード(和) | 斜行直線CCD型メモリー / ISIS / CMOS/SOI / 横型統合CBiCMOSバッファ回路 |
| キーワード(英) | Slanted linear CCD storage / ISIS / CMOS/SOI / Lateral unified-CBiCMOS |
| 資料番号 | CAS2008-15,VLD2008-28,SIP2008-49 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/6/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高耐圧1.2-μmCMOSプロセスを用いた超高速ビデオカメラ用CCD電源チップの設計(低消費電力設計,信号処理,LSI,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Power Supply Chip for CCD in Ultra-High-Speed Camera Based on 1.2-μmCMOS/SOI Process with High Breakdown Voltage |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 斜行直線CCD型メモリー / Slanted linear CCD storage |
| キーワード(2)（和/英） | ISIS / ISIS |
| キーワード(3)（和/英） | CMOS/SOI / CMOS/SOI |
| キーワード(4)（和/英） | 横型統合CBiCMOSバッファ回路 / Lateral unified-CBiCMOS |
| 第 1 著者 氏名（和/英） | 小林 正稔 / Masatoshi KOBAYASHI |
| 第 1 著者 所属（和/英） | 近畿大学生物理工学部 School of Biology-Oriented Science and Technology, Kinki University |
| 第 2 著者 氏名（和/英） | 秋濃 俊郎 / Toshiro AKINO |
| 第 2 著者 所属（和/英） | 近畿大学生物理工学部 School of Biology-Oriented Science and Technology, Kinki University |
| 第 3 著者 氏名（和/英） | 西 謙二 / Kenji NISHI |
| 第 3 著者 所属（和/英） | 近畿大学工業高等専門学校 Kinki University Technology College |
| 第 4 著者 氏名（和/英） | 竹原 幸生 / Kohsei TAKEHARA |
| 第 4 著者 所属（和/英） | 近畿大学理工学部 School of Science and Engineering, Kinki University |
| 第 5 著者 氏名（和/英） | 江藤 剛治 / T. Goji ETOH |
| 第 5 著者 所属（和/英） | 近畿大学理工学部 School of Science and Engineering, Kinki University |
| 発表年月日 | 2008-06-26 |
| 資料番号 | CAS2008-15,VLD2008-28,SIP2008-49 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 106 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |