| 講演名 | 2008-06-26 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般) 濱本 浩一, 更田 裕司, 橋本 昌宜, 密山 幸男, 尾上 孝雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 製造ばらつきによる性能ばらつきを補償する手段として、基板バイアス制御が注目を集めている。将来的に一般的な性能補償技術として利用するためには、面積効率の高い実装方法が好ましい。スタンダードセルの外部で基板バイアスを印加するレイアウトが候補の一つであるが、基板バイアスの制御性が、特に順方向バイアス時に懸念される。その制御性を調べるために、リングオシレータ回路を90nmプロセスで設計し、基板コンタクトまでの距離と速度制御性の関係を測定した。測定結果と面積効率の評価から、十分な速度制御性をもつ基板バイアス回路のレイアウトが1%以下の面積増加で実現できることが分かった。 |
| 抄録(英) | Body-biasing is expected to be a common design technique, then area efficient implementation in layout has been demanded. Body-biasing outside standard cells is one of possible layouts. However in this case body-bias controllability, especially when forward bias is applied, is a concern. To investigate the controllability, we fabricated a ring oscillator in a 90nm technology, and measured the controllability. Our measurement result and evaluation of area efficiency reveal that body-biased circuits can be implemented with area overhead of less than 1% yet with sufficient speed controllability. |
| キーワード(和) | 基板バイアス / レイアウト |
| キーワード(英) | Body Bias / Layout |
| 資料番号 | CAS2008-14,VLD2008-27,SIP2008-48 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/6/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | An Experimental Study on Body-Biasing Layout Style Focusing on Area Efficiency and Speed Controllability |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 基板バイアス / Body Bias |
| キーワード(2)（和/英） | レイアウト / Layout |
| 第 1 著者 氏名（和/英） | 濱本 浩一 / Koichi HAMAMOTO |
| 第 1 著者 所属（和/英） | 大阪大学情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 2 著者 氏名（和/英） | 更田 裕司 / Hiroshi FUKETA |
| 第 2 著者 所属（和/英） | 大阪大学情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 3 著者 氏名（和/英） | 橋本 昌宜 / Masanori HASHIMOTO |
| 第 3 著者 所属（和/英） | 大阪大学情報科学研究科:JST,CREST Graduate School of Information Science and Technology, Osaka University:JST, CREST |
| 第 4 著者 氏名（和/英） | 密山 幸男 / Yukio MITSUYAMA |
| 第 4 著者 所属（和/英） | 大阪大学情報科学研究科:JST,CREST Graduate School of Information Science and Technology, Osaka University:JST, CREST |
| 第 5 著者 氏名（和/英） | 尾上 孝雄 / Takao ONOYE |
| 第 5 著者 所属（和/英） | 大阪大学情報科学研究科:JST,CREST Graduate School of Information Science and Technology, Osaka University:JST, CREST |
| 発表年月日 | 2008-06-26 |
| 資料番号 | CAS2008-14,VLD2008-27,SIP2008-48 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 106 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |