| 講演名 | 2008-06-26 画像処理の逐次実行を実装例とした動的再構成可能プロセッサの評価(信号処理LSI,信号処理,LSI,及び一般) 渡邉 良亮, 阿部 公輝, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年ではモバイル機器などで画像アプリケーションを実行することも多く,処理を低コストで高速に行いたいという欲求がある.画像アプリケーションにおいては計算量の多い複数の処理要素が逐次的に実行されることが多い.このようなアプリケーションを動的再構成可能プロセッサ(Dynamically Reconfigurable Processor,DRP)で実現するときの処理速度を汎用プロセッサと比較する実験を行った.処理要素としてはメディアンフィルタとラプラシアンフィルタを取り上げた.その結果,汎用プロセッサCeleronの約70倍,Core2Duoの約45倍という大きな速度向上が得られた.また,面積・電力コストや開発コストについても考察し,FPGAやASICと比較した.処理要素の逐次実行からなる画像アプリケーションにおいて,DRPは処理が複雑で使用できる資源に制限がある場合に有効であると言える. |
| 抄録(英) | Recently, image applications are frequently executed using mobile devises, where executions with high speed at low cost are demanded. Typically, in image applications, procedures with high complexity are executed sequentially. In this study, we conducted an experiment to execute such an image application by a dynamically reconfigurable processor (DRP) and compared the processing speed with general purpose processors. We took a sequential application of median and Laplacian filters as an example. Results revealed that a DRP implementation executes 70 and 45 times faster than Celeron and Core2Duo processors, respectively. We also discussed area, energy, and development costs when using DRP, and compared the costs with FPGA and ASIC. When implementing image applications consisting of serial procedures, DRP is effective when the procedures are complex and available resources are limited. |
| キーワード(和) | 動的再構成可能プロセッサ / 画像処理 / 処理速度 / 開発コスト |
| キーワード(英) | Dynamically Reconfigurable Processor / Image Processing / Processing Speed / Development Cost |
| 資料番号 | CAS2008-11,VLD2008-24,SIP2008-45 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/6/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 画像処理の逐次実行を実装例とした動的再構成可能プロセッサの評価(信号処理LSI,信号処理,LSI,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of Dynamically Reconfigurable Processor in Implementing Sequential Execution of Image Processing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的再構成可能プロセッサ / Dynamically Reconfigurable Processor |
| キーワード(2)（和/英） | 画像処理 / Image Processing |
| キーワード(3)（和/英） | 処理速度 / Processing Speed |
| キーワード(4)（和/英） | 開発コスト / Development Cost |
| 第 1 著者 氏名（和/英） | 渡邉 良亮 / Ryosuke WATANABE |
| 第 1 著者 所属（和/英） | 電気通信大学情報工学専攻 Department of Computer Science, The University of Electro Communications |
| 第 2 著者 氏名（和/英） | 阿部 公輝 / Koki ABE |
| 第 2 著者 所属（和/英） | 電気通信大学情報工学専攻 Department of Computer Science, The University of Electro Communications |
| 発表年月日 | 2008-06-26 |
| 資料番号 | CAS2008-11,VLD2008-24,SIP2008-45 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 106 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |