| 講演名 | 2008-06-27 高位合成における順序制約付レジスタ割り当て(高位合成及び検証,信号処理,LSI,及び一般) 井上 恵介, 金子 峰雄, 岩垣 剛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年の半導体プロセスの微細集積化に伴い,製造時に生じる物理的パラメータの変動や動作時の変動に起因する遅延ばらつきの問題が深刻化している.遅延ばらつきの下で回路がホールド条件を満足するための手法として,レジスタへの書き込み信号の到着時刻に相対的な順序関係を規定する手法(contra-data-direction(CDD)クロッキング)が考えられる.本稿ではCDDクロッキングを有するデータパス回路を合成する問題について議論し,データパス回路が有効なCDDクロッキングを有するためのレジスタ割り当て問題として定式化する.次に,この問題の一解法として整数計画法に基づく解法を提案し,計算機実験によりその有効性を評価する. |
| 抄録(英) | For recent and future nanometer-technology VLSIs, static and dynamic delay variations become a serious problem. In many cases, the hold constraint, as well as the setup constraint, becomes critical for latching a correct signal under delay variations. Our approach to delay variation (in particular, the hold constraint) proposed in this paper is a novel register assignment strategy in high-level synthesis, which guarantees safe clocking by the contra-data-direction (CDD) clocking. After formulating this new register assignment problem, we prove it to be NP-hard, and then derive an integer linear programming formulation for the problem. The proposed method receives a scheduled data flow graph, and generates a datapath having (1) robustness against delay variations, which is ensured by CDD-based register assignment, and (2) the minimum possible number of registers. Experimental results show the effectiveness of the proposed method for some benchmark circuits. |
| キーワード(和) | 高位合成 / ホールド条件 / セーフ・クロッキング / レジスタ割り当て / 整数計画問題 |
| キーワード(英) | High-level synthesis / hold constraint / safe clocking / register assignment / integer linear programming |
| 資料番号 | CAS2008-20,VLD2008-33,SIP2008-54 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CAS |
|---|---|
| 開催期間 | 2008/6/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Circuits and Systems (CAS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高位合成における順序制約付レジスタ割り当て(高位合成及び検証,信号処理,LSI,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Safe Clocking Minimum Register Assignment in High-Level Synthesis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高位合成 / High-level synthesis |
| キーワード(2)（和/英） | ホールド条件 / hold constraint |
| キーワード(3)（和/英） | セーフ・クロッキング / safe clocking |
| キーワード(4)（和/英） | レジスタ割り当て / register assignment |
| キーワード(5)（和/英） | 整数計画問題 / integer linear programming |
| 第 1 著者 氏名（和/英） | 井上 恵介 / Keisuke INOUE |
| 第 1 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology (JAIST) |
| 第 2 著者 氏名（和/英） | 金子 峰雄 / Mineo KANEKO |
| 第 2 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology (JAIST) |
| 第 3 著者 氏名（和/英） | 岩垣 剛 / Tsuyoshi IWAGAKI |
| 第 3 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology (JAIST) |
| 発表年月日 | 2008-06-27 |
| 資料番号 | CAS2008-20,VLD2008-33,SIP2008-54 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 105 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |