| 講演名 | 2008-02-08 高位合成情報を用いたRTLフォールスパス判定(上流テスト・テスト圧縮,VLSI設計とテスト及び一般) 池田 直嗣, 大竹 哲史, 井上 美智子, 藤原 秀雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,高位合成情報を用いたRTLフォールスパスの判定方法を提案する.フォールスパス情報を利用することは,テスト生成時間やテスト実行時間の短縮が可能であるだけでなく,過剰テストによる製造時の歩留まり損失を防ぐことも可能である.本稿では,ATPGシステムにおいて広く普及しているパス遅延故障に対するノンロバストテストに基づき,ノンロバストテスト不能なパスをフォールスパスとして扱う.提案手法では,高位合成の入力である動作記述と高位合成後のRTL回路との関係を表す入出力依存グラフ及びRTL回路を用いて,フォールスパス判定を行う.提案手法は全てのRTLパスをフォールスパス判定の対象としており,従来手法では判定対象外であったRTLパスのフォールス判定も可能である.提案手法の有効性を実験で示す. |
| 抄録(英) | This paper proposes a method of RTL false path identification using high level synthesis information. By using the false path information, we can not only facilitate process of test generation and test application but also avoid over testing. This paper is based on the non-robust test, which is widely supported in current ATPG systems for path delay faults, to identify false paths. We regard the paths that have neither robust nor non-robust testable path delay fault as false paths. In this work, we identify false paths in an RTL circuit by using Input-Output (I/O) dependence graphs which indicate a relation between the behavioral description which is input of high level synthesis and the RTL circuit which is output of high level synthesis. In this work, we deal with all the RTL paths in a circuit including paths that cannot be handled by our previous method. Experimental results show the effectiveness of the proposed method. |
| キーワード(和) | RTLフォールスパス / パス遅延故障 / 高位合成 / ノンロバスト活性化 |
| キーワード(英) | RTL false path / path delay fault / high level synthesis / non-robust sensitization |
| 資料番号 | DC2007-77 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2008/2/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高位合成情報を用いたRTLフォールスパス判定(上流テスト・テスト圧縮,VLSI設計とテスト及び一般) |
| サブタイトル（和） | |
| タイトル（英） | RTL False Path Identification Using High Level Synthesis Information |
| サブタイトル（和） | |
| キーワード(1)（和/英） | RTLフォールスパス / RTL false path |
| キーワード(2)（和/英） | パス遅延故障 / path delay fault |
| キーワード(3)（和/英） | 高位合成 / high level synthesis |
| キーワード(4)（和/英） | ノンロバスト活性化 / non-robust sensitization |
| 第 1 著者 氏名（和/英） | 池田 直嗣 / Naotsugu IKEDA |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 大竹 哲史 / Satoshi OHTAKE |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 井上 美智子 / Michiko INOUE |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science Nara Institute of Science and Technology |
| 第 4 著者 氏名（和/英） | 藤原 秀雄 / Hideo FUJIWARA |
| 第 4 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science Nara Institute of Science and Technology |
| 発表年月日 | 2008-02-08 |
| 資料番号 | DC2007-77 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 482 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |