講演名 2008-03-13
動的再構成可能なシストリック・アレイの一構成法(ソフトコンピューティング,一般)
石村 俊介, 金杉 昭徳,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 動的再構成デバイスは,ASICの高速性とFPGAの柔軟性,そして優れた面積効率を持つデバイスとして近年注目されている.本稿では,シストリック・アレイの動的再構成を可能にする要素ブロック(DRSAB)を提案する.行列演算を行う単純なPEを用いてアレイを構築し,規模の異なる問題に適応する.また,計算資源を部分的に再構成して,問題を処理する.本稿では,シミュレーションによって,提案する手法の有効性を確認する.
抄録(英) The Dynamically Reconfigurable Device which has high-speed performance of ASIC, flexibility of FPGA and high area efficiency is paid to attention recently. In this paper, we propose an element-block (DRSAB) which allows dynamic reconfiguration of systolic array. The array is constructed with simple PEs operating matrix calculation, and it is adapted to different size problems. In addition, the array can manage parallel processing by partially reconstructing the computing resources. The effectiveness of proposed DRSAB is confirmed with simulation.
キーワード(和) 動的再構成 / シストリック・アレイ / プロセッシング・エレメント / 信号処理
キーワード(英) Reconfigurable / Systolic Array / Processing Element / Digital signal processing
資料番号 SIS2007-70
発行日

研究会情報
研究会 SIS
開催期間 2008/3/6(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Smart Info-Media Systems (SIS)
本文の言語 JPN
タイトル(和) 動的再構成可能なシストリック・アレイの一構成法(ソフトコンピューティング,一般)
サブタイトル(和)
タイトル(英) An Architecture of Dynamically Reconfigurable Systolic Array
サブタイトル(和)
キーワード(1)(和/英) 動的再構成 / Reconfigurable
キーワード(2)(和/英) シストリック・アレイ / Systolic Array
キーワード(3)(和/英) プロセッシング・エレメント / Processing Element
キーワード(4)(和/英) 信号処理 / Digital signal processing
第 1 著者 氏名(和/英) 石村 俊介 / Toshiyuki ISHIMURA
第 1 著者 所属(和/英) 東京電機大学大学院工学研究科
Graduate School of Engineering Tokyo Denki University
第 2 著者 氏名(和/英) 金杉 昭徳 / Akinori KANASIGI
第 2 著者 所属(和/英) 東京電機大学大学院工学研究科
Graduate School of Engineering Tokyo Denki University
発表年月日 2008-03-13
資料番号 SIS2007-70
巻番号(vol) vol.107
号番号(no) 547
ページ範囲 pp.-
ページ数 6
発行日