| 講演名 | 2008-03-07 データフローグラフの評価に基づくバイパスアーキテクチャ向けのコード最適化手法(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般) 庄司 俊寛, 田 金, 三好 健文, 杉野 暢彦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | プロセッサにおける消費電力のうち,プロセッサとレジスタ間の通信電力が比較的高いことが知られている.この問題に対して,レジスタアクセスをフォワーディングにより回避するような,バイパス構造を有するプロセッサアーキテクチャが提案されている.しかし,バイパス構造を積極的に活用するためには,実行コードをデータの依存関係に基づいたスケジューリングをすることが重要となると考えられる.本稿では,実行コードのデータフローを解析し,得られるデータフローグラフからコードをスケジューリングする手法について提案する.提案手法を例題プログラムに適用した結果,提案手法が既存の命令交換によるスケジューリング手法よりも良い結果が得られることから,提案手法の有効性を示した. |
| 抄録(英) | For a bypass interconnected processor architecture, a heuristic code optimization method is proposed. In total power consumption of a processor, power consumption at register access account for relatively higher percentage. For reducing this rate, there have been proposed a bypass interconnected architecture, which can replace register accesses by data forwarding latch accesses. In order to use bypass effectively, however, computational order of instruction codes should be rearranged. In this article, data dependencies in a given program is analyzed by the corresponding data flow graph, and a novel code rescheduling method is proposed. The proposed method is applied to an example program, and comparison of the resultant code with codes derived by the existing code optimization method based on computational order exchange, shows its effectiveness. |
| キーワード(和) | スケジューリング / 低消費電力 / バイパスアーキテクチャ |
| キーワード(英) | Scheduling / Low-power / Bypass Network Architecture |
| 資料番号 | CAS2007-139,SIP2007-214,CS2007-104 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CS |
|---|---|
| 開催期間 | 2008/2/29(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Communication Systems (CS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | データフローグラフの評価に基づくバイパスアーキテクチャ向けのコード最適化手法(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般) |
| サブタイトル（和） | |
| タイトル（英） | Code Optimization Method for Bypass Network Architecture by Evaluation of DFG |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スケジューリング / Scheduling |
| キーワード(2)（和/英） | 低消費電力 / Low-power |
| キーワード(3)（和/英） | バイパスアーキテクチャ / Bypass Network Architecture |
| 第 1 著者 氏名（和/英） | 庄司 俊寛 / Toshihiro SHOJI |
| 第 1 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科 Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 田 金 / Jin TIAN |
| 第 2 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科 Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Technology |
| 第 3 著者 氏名（和/英） | 三好 健文 / Takefumi MIYOSHI |
| 第 3 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科 Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Technology |
| 第 4 著者 氏名（和/英） | 杉野 暢彦 / Nobuhiko SUGINO |
| 第 4 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科 Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Technology |
| 発表年月日 | 2008-03-07 |
| 資料番号 | CAS2007-139,SIP2007-214,CS2007-104 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 531 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |