講演名 2008-05-23
パワーゲーティングを適用した動的リコンフィギャラブルプロセッサの設計と評価(デバイスアーキテクチャ)
齊藤 貴樹, 白井 利明, 中村 拓郎, 西村 隆, 長谷川 楊平, 堤 聡, 香嶋 俊裕, 中田 光貴, 武田 清大, 宇佐美 公良, 天野 英晴,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 一般的に動的リコンフィギャラブルプロセッサは,複数のProcessing Element (PE) を用いて演算を行う事で,高い並列性を実現し,高性能を発揮する.しかし,アプリケーション実行中にそれら全てのPEが,常に使用される訳ではない.半導体プロセスの微細化が進み,リーク電力の割合が無視できなくなってきている今日,演算に使用されないPEによって消費されるリーク電力は,モバイル機器のバッテリの駆動時間を大幅に短縮させる.故に,リーク電力の削減は大きな課題の1つであると言える.そこで本研究では,我々が開発を行っている動的リコンフィギャラブルプロセッサ,MuCCRA2.32bにパワーゲーティングを適用した,MuCCRA2.32b-PGを提案する.パワーゲーティングを適用するに辺り,スリープトランジスタ及びアイソレーションセルを挿入した結果,面積オーバヘッドは4.91%となった.また異なる粒度でスリープ制御を行った場合のリーク電力削減効果を見積った所,最大,PE単位ではリーク電力の45%,一方PE単位より細粒度なユニット単位では,48%の削減できた.
抄録(英) A dynamically recofigurable processor achieves high performance making the best use of high degree of parallelism with its Processing Elements (PEs). However, while an application is running, not all PEs can be used for computation. Recently, the ratio of leakage power is increasing, due to the progressing process rule. Since even unused PEs consume the leakage power, it may shorten the battery driving time for mobile devices. Here, to alleviate this problem, we propose a dynamically reconfigurable architecture with power gating technique, MuCCRA2.32b-PG. By using the fine grained power gating technique, the power of unused PEs or units is cut off, if the sleeping time is more than the break-even point. As a result, 4.91% of area overhead came out, due to inserting sleep transistors and isolation cells. When the sleep signal was controlled for each PEs, 45% of leakage power was cut down at the maximum. during the execution of an application. On the other hand, when the signal was controlled for each units inside PEs, 48% of leakage power was reduced.
キーワード(和) 動的リコンフィギャラブルプロセッサ / 細粒度パワーゲーティング / リーク電力 / 損益分岐点
キーワード(英) Dynamically Reconfigurable Processors / Fine Grained Power Gating / Leakage Power / Break Even Point
資料番号 RECONF2008-10
発行日

研究会情報
研究会 RECONF
開催期間 2008/5/15(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Reconfigurable Systems (RECONF)
本文の言語 JPN
タイトル(和) パワーゲーティングを適用した動的リコンフィギャラブルプロセッサの設計と評価(デバイスアーキテクチャ)
サブタイトル(和)
タイトル(英) Designing And Evaluating Dynamically Reconfigurable Processor With Power Gating Technique
サブタイトル(和)
キーワード(1)(和/英) 動的リコンフィギャラブルプロセッサ / Dynamically Reconfigurable Processors
キーワード(2)(和/英) 細粒度パワーゲーティング / Fine Grained Power Gating
キーワード(3)(和/英) リーク電力 / Leakage Power
キーワード(4)(和/英) 損益分岐点 / Break Even Point
第 1 著者 氏名(和/英) 齊藤 貴樹 / Yoshiki SAITO
第 1 著者 所属(和/英) 慶應義塾大学理工学部
Faculty of Science and Technology, Keio University
第 2 著者 氏名(和/英) 白井 利明 / Tomoaki SHIRAI
第 2 著者 所属(和/英) 芝浦工業大学工学部
Faculty of Technology, Shibaura Institute of Technology
第 3 著者 氏名(和/英) 中村 拓郎 / Takuro NAKAMURA
第 3 著者 所属(和/英) 慶應義塾大学理工学部
Faculty of Science and Technology, Keio University
第 4 著者 氏名(和/英) 西村 隆 / Takashi NISHIMURA
第 4 著者 所属(和/英) 慶應義塾大学理工学部
Faculty of Science and Technology, Keio University
第 5 著者 氏名(和/英) 長谷川 楊平 / Yohei HASEGAWA
第 5 著者 所属(和/英) 慶應義塾大学理工学部
Faculty of Science and Technology, Keio University
第 6 著者 氏名(和/英) 堤 聡 / Satoshi TSUTSUMI
第 6 著者 所属(和/英) 慶應義塾大学理工学部
Faculty of Science and Technology, Keio University
第 7 著者 氏名(和/英) 香嶋 俊裕 / Toshihiro KASHIMA
第 7 著者 所属(和/英) 芝浦工業大学工学部
Faculty of Technology, Shibaura Institute of Technology
第 8 著者 氏名(和/英) 中田 光貴 / Mitsutaka NAKATA
第 8 著者 所属(和/英) 芝浦工業大学工学部
Faculty of Technology, Shibaura Institute of Technology
第 9 著者 氏名(和/英) 武田 清大 / Seidai TAKEDA
第 9 著者 所属(和/英) 芝浦工業大学工学部
Faculty of Technology, Shibaura Institute of Technology
第 10 著者 氏名(和/英) 宇佐美 公良 / Kimiyoshi USAMI
第 10 著者 所属(和/英) 芝浦工業大学工学部
Faculty of Technology, Shibaura Institute of Technology
第 11 著者 氏名(和/英) 天野 英晴 / Hideharu AMANO
第 11 著者 所属(和/英) 慶應義塾大学理工学部
Faculty of Science and Technology, Keio University
発表年月日 2008-05-23
資料番号 RECONF2008-10
巻番号(vol) vol.108
号番号(no) 48
ページ範囲 pp.-
ページ数 6
発行日