| 講演名 | 2008-05-08 スイッチング確率を考慮したprefix graph合成手法の改良について(合成及び演算器最適化,システム設計及び一般) 松永 多苗子, 木村 晋二, 松永 裕介, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Prefix graphはparallel prefix adderの概略構造を表現するもので、加算器の、テクノロジに依存しないレベルでの構造を探索するために用いることができる。Prefix graphに対しては、これまでにタイミング制約下でのノード数最小化問題を対象として、動的計画法による面積最小化、および、再構築による面積削減の2つのプロセスからなる合成手法が提案されている。また、消費電力の一つの要因であるスイッチング確率に対する適用も提案されているが、ノード数に比べて効果があがっていなかった。本稿では、スイッチング確率を考慮したprefix graph合成手法として、動的計画法プロセスにおけるコストに、再構築プロセスの效果を見積り補正を加える手法を提案する。特に入力タイミング制約や入力が1である確率がビットに一様ではない場合を例に実験結果を示し、アプローチの效果と課題を考察する。 |
| 抄録(英) | A prefix graph represents a global structure of a parallel prefix adder, and can be utilized to search various adder structures at technology independent level. An approach for timing-driven area minimization has been proposed which consists of two phases, dynamic programming based area minimization and area reduction with restructuring. This approach is also applied to minimize the total switching activity which is one factor which affects power consumption, though it is not so effective as area minimization. In this paper, an approach is proposed which integrates the effect of the restructuring phase into dynamic programming phase to improve ability of switching cost minimization. Effects and issues of our method are discussed through experimental results. |
| キーワード(和) | 演算器合成 / parallel prefix adder / 低消費電力 / スイッチング確率 |
| キーワード(英) | arithmetic synthesis / parallel prefix adder / low power / switching activity |
| 資料番号 | VLD2008-6 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/5/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | スイッチング確率を考慮したprefix graph合成手法の改良について(合成及び演算器最適化,システム設計及び一般) |
| サブタイトル（和） | |
| タイトル（英） | improvement of switching activity aware algorithm for prefix graph synthesis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 演算器合成 / arithmetic synthesis |
| キーワード(2)（和/英） | parallel prefix adder / parallel prefix adder |
| キーワード(3)（和/英） | 低消費電力 / low power |
| キーワード(4)（和/英） | スイッチング確率 / switching activity |
| 第 1 著者 氏名（和/英） | 松永 多苗子 / Taeko MATSUNAGA |
| 第 1 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems Waseda University |
| 第 2 著者 氏名（和/英） | 木村 晋二 / Shinji KIMURA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems Waseda University |
| 第 3 著者 氏名（和/英） | 松永 裕介 / Yusuke MATSUNAGA |
| 第 3 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Faculty of Information Science and Electorical Engineering, Graduate School of Kyushu University |
| 発表年月日 | 2008-05-08 |
| 資料番号 | VLD2008-6 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | 22 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |