| 講演名 | 2008/3/20 Synthesis for Detection of Transient Faults , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | Steadily shrinking feature sizes of circuits are the guarantee to keep up with Moore's law. But this also degrades the reliability of individual components continuously. Realizing correctly working circuits using unreliable components is a main objective for future design flows. In this work we present a technique to automatically synthesize robust circuits, i.e. circuits that are able to detect a transient fault. The BDD-based synthesis technique MuTaTe [1] is used to enable functional tests. Similar to the razor approach [2], these tests are performed in a time multiplexed scheme instead of adding redundant logic. As a result the area overhead in comparison to a non-robust circuit for the same function is often negligible. Experimental results for benchmark circuits are provided. |
| キーワード(和) | |
| キーワード(英) | Synthesis / Robustness / Synthesis for Testability |
| 資料番号 | CPSY2007-107,DC2007-111 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2008/3/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Synthesis for Detection of Transient Faults |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Synthesis |
| 第 1 著者 氏名（和/英） | / Goerschwin FEY |
| 第 1 著者 所属（和/英） | Institute of Computer Science, University of Bremen:VLSI Design and Education Center, University of Tokyo |
| 発表年月日 | 2008/3/20 |
| 資料番号 | CPSY2007-107,DC2007-111 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 558 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |