| 講演名 | 2008/1/10 アプリケーションプロセッサのカーネル記述自動生成手法(プロセッサ向け最適化と開発環境,FPGA応用及び一般) 日浦 敏宏, 小原 俊逸, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿ではアプリケーションプロセッサ向けハードウェア/ソフトウェア(HW/SW)協調設計システム「SPADES」におけるプロセッサのカーネル記述自動生成手法について提案する.近代の組み込みシステムの中枢を担うアプリケーションプロセッサには低コスト,低面積,高性能でかつ短期間の生産が求められている.アプリケーションプロセッサの性能をあげる主な手段として,SIMD型演算器やMAC演算器,ハードウェアループユニットやアドレッシングユニット,Yデータメモリといったハードウェアユニットを付加することがあげられ,要求に応じてこれらハードウェアユニットを付加できることが重要になる.提案手法では,プロセッサコアを構成する各々の機能を実現する部分に分割し,ハードウェアユニットに対応可能な個々の機能部分を生成させる.生成された機能部分の各記述を併合することで,プロセッサコアの記述を生成する.本手法により生成されたVHDLの平均9%ほどのXML記述で,プロセッサコアのVHDL記述をおおよそ3秒以内で生成することができた. |
| 抄録(英) | This paper proposes a processor kernel generation method for HW/SW co-design system named SPADES. SPADES is a system to synthesize processor cores specialized in application automatically. Low cost, small area, high performance and high productivity are required for application-specific processors in embedded systems. One of the effective methods to improve the processor performance is to integrate some hardware units such as SIMD functional units, MAC functional units, hardware loop unit, addressing unit, extra data memory, and it is important to select the appropriate hardware units depending on each target application. In our work, we divide the application-specific processor into some functional parts which are customized for additional hardware units, and our method generates and merges them. The description of the processor core is composed of each description of the function parts. In the experimental results, the VHDL descriptions of the processor cores can be generated in 3 seconds. |
| キーワード(和) | アプリケーションプロセッサ / HDL自動生成 / HW/SW協調設計 / SPADES |
| キーワード(英) | Application-specific Processor / HDL Generation Method / HW/SW co-design / SPADES |
| 資料番号 | VDL2007-132,CPSY2007-75,RECONF2007-78 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/1/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | アプリケーションプロセッサのカーネル記述自動生成手法(プロセッサ向け最適化と開発環境,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Processor Kernel Generation Method for Application-specific Processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | アプリケーションプロセッサ / Application-specific Processor |
| キーワード(2)（和/英） | HDL自動生成 / HDL Generation Method |
| キーワード(3)（和/英） | HW/SW協調設計 / HW/SW co-design |
| キーワード(4)（和/英） | SPADES / SPADES |
| 第 1 著者 氏名（和/英） | 日浦 敏宏 / Toshihiro HIURA |
| 第 1 著者 所属（和/英） | 早稲田大学理工学研究科情報・ネットワーク専攻 Major in Computer Science, Waseda University |
| 第 2 著者 氏名（和/英） | 小原 俊逸 / Shunitsu KOHARA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学研究科情報・ネットワーク専攻 Major in Computer Science, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学研究科情報・ネットワーク専攻:早稲田大学基幹理工学部情報理工学科 Major in Computer Science, Waseda University:Dept. of Computer Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学理工学研究科情報・ネットワーク専攻:早稲田大学基幹理工学部電子光システム学科 Major in Computer Science, Waseda University:Dept. of Electronic and Photonic Systems, Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学理工学研究科情報・ネットワーク専攻:早稲田大学基幹理工学部情報理工学科 Major in Computer Science, Waseda University:Dept. of Computer Science and Engineering, Waseda University |
| 発表年月日 | 2008/1/10 |
| 資料番号 | VDL2007-132,CPSY2007-75,RECONF2007-78 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 415 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |