| 講演名 | 2008-01-17 チップ間無線通信を用いた3次元動的リコンフィギャラブルデバイスの実装(高速データ通信と実装,FPGA応用及び一般) 斉藤 正太郎, 杉森 靖史, 小浜 由範, 黒田 忠広, 長谷川 揚平, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では,動的リコンフィギャラブルプロセッサMuCCRAを複数チップ積層した3次元動的リコンフィギャラブルプロセッサMuCCRA-Cubeの実装および評価について述べる.積層する個々のMuCCRAチップ(プレーン)は,同一のアーキテクチャを採用し,再構成可能なProcessing Element (PE)とデータメモリの2次元アレイ構造をもつ.また,マルチコンテキスト方式の動的再構成を採用し,コンテキストの切り替えはクロックサイクルごとに各プレーンが独立して行うことができる.チップ間の接続には,チップ上に形成するインダクタの誘導結合による無線通信を採用している.この技術は,チップ製造後に比較的低コストで積層が可能であることから,マルチコア構成の動的リコンフィギャラブルプロセッサを実装する技術として注目される.すなわち,製造後の構成が固定的な従来技術に対して,拡張性やコスト面で有利であると考えられる.我々はASPLA/STARC 90nm CMOS技術を用いてMuCCRA-Cubeを2.5mm×5mmのダイ上に実装し,3次元積層の実現可能性と3次元化による性能向上の可能性を示した. |
| 抄録(英) | This paper describes the physical design and evaluation of 3-D dynamically reconfigurable processor MuCCRA-Cube which consists of stacked MuCCRA chips. Each MuCCRA chip (plane) is architecturally identical, and it has a single array of reconfigurable Processing Elements (PEs) and data memory elements. Each plane can switch the PE-array structure based on the multicontext-style dynamic reconfiguration. For an inter-chip connection, a wireless communication technique based on the inductive coupling communication is provided. This is the profitable technique for developing cost-efficient and scalable multi-core architectures because several chips can be stacked after the chip fabrication with relatively low costs. We have developed a prototype chip of MuCCRA-Cube with ASPLA/STARC 90nm CMOS technology. Evaluation result shows that the feasibility of the 3-D stacked MuCCRA-Cube and the potential of the performance improvement. |
| キーワード(和) | 動的リコンフィギャラブルプロセッサ / 3次元IC / 誘導結合通信 |
| キーワード(英) | Dynamically Reconfigurable Processor / 3D-IC / Inductive Coupling Communication |
| 資料番号 | VLD2007-123,CPSY2007-66,RECONF2007-69 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/1/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | チップ間無線通信を用いた3次元動的リコンフィギャラブルデバイスの実装(高速データ通信と実装,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of 3-D Dynamically Reconfiguarable Device using Inter-Chip Wireless Communication |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的リコンフィギャラブルプロセッサ / Dynamically Reconfigurable Processor |
| キーワード(2)（和/英） | 3次元IC / 3D-IC |
| キーワード(3)（和/英） | 誘導結合通信 / Inductive Coupling Communication |
| 第 1 著者 氏名（和/英） | 斉藤 正太郎 / Shotaro SAITO |
| 第 1 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Information and Computer Science, Keio University |
| 第 2 著者 氏名（和/英） | 杉森 靖史 / Yasufumi SUGIMORI |
| 第 2 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Information and Computer Science, Keio University |
| 第 3 著者 氏名（和/英） | 小浜 由範 / Yoshinori KOHAMA |
| 第 3 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Information and Computer Science, Keio University |
| 第 4 著者 氏名（和/英） | 黒田 忠広 / Tadahiro KURODA |
| 第 4 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Information and Computer Science, Keio University |
| 第 5 著者 氏名（和/英） | 長谷川 揚平 / Yohei HASEGAWA |
| 第 5 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Information and Computer Science, Keio University |
| 第 6 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 6 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Information and Computer Science, Keio University |
| 発表年月日 | 2008-01-17 |
| 資料番号 | VLD2007-123,CPSY2007-66,RECONF2007-69 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 415 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |