| 講演名 | 2008-01-17 プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般) 神山 真一, 廣本 正之, 越智 裕之, 中村 行宏, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ALUを演算要素とする粗粒度再構成デバイスはワード単位の処理を効率よく実行できる一方で,複雑な制御を伴う逐次処理などにおいては性能を発揮しがたい.本研究では,プロセッサモードまたはALUアレイモードのいずれかを選択して使用できるタイルと呼ばれる基本要素がアレイ状に配列した構造をもつ粗粒度再構成デバイスを提案する.このデバイスはアプリケーションに応じてプロセッサとハードウェアエンジンの比率を変えて処理効率を最適化できる.また,タイル中のALUを始めとする多くの回路資源はプロセッサモードとALUアレイモードの両方で有効に活用されており,面積効率に優れている.本稿では,提案デバイスのアーキテクチャと設計結果について報告する. |
| 抄録(英) | ALU-based coarse-grained reconfigurable devices are suitable for parallel word-wise processing. However, they are not efficiently used for sequential processing with complicated controls. In this study, we propose a tile based dynamically reconfigurable architecture with dual ALU-array/RISC processor operating mode capability, in order to achieve performance improvement by changing operating mode of the device according to characteristics of target applications. The proposed device consists of an array of the basic element "tile." Each "tile" operates either as a 16-bit integer RISC processor or as ALU-based hardware accelerator. This paper shows the architecture of the device and a result of its implementation. |
| キーワード(和) | 再構成デバイス / 粗粒度 / ALUアレイ / ソフトコアプロセッサ |
| キーワード(英) | reconfigurable device / coarse-grained / ALU-array / softcore processor |
| 資料番号 | VLD2007-128,CPSY2007-71,RECONF2007-74 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2008/1/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Tile Based Dynamically Reconfigurable Architecture with Dual ALU-array/RISC Processor Operating Mode Capability |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 再構成デバイス / reconfigurable device |
| キーワード(2)（和/英） | 粗粒度 / coarse-grained |
| キーワード(3)（和/英） | ALUアレイ / ALU-array |
| キーワード(4)（和/英） | ソフトコアプロセッサ / softcore processor |
| 第 1 著者 氏名（和/英） | 神山 真一 / Shin'ichi KOUYAMA |
| 第 1 著者 所属（和/英） | 京都大学大学院情報学研究科通信情報システム専攻 Dept. of Communications and Computer Eng., Graduate School of Informatics, Kyoto Univ. |
| 第 2 著者 氏名（和/英） | 廣本 正之 / Masayuki HIROMORO |
| 第 2 著者 所属（和/英） | 京都大学大学院情報学研究科通信情報システム専攻 Dept. of Communications and Computer Eng., Graduate School of Informatics, Kyoto Univ. |
| 第 3 著者 氏名（和/英） | 越智 裕之 / Hiroyuki OCHI |
| 第 3 著者 所属（和/英） | 京都大学大学院情報学研究科通信情報システム専攻 Dept. of Communications and Computer Eng., Graduate School of Informatics, Kyoto Univ. |
| 第 4 著者 氏名（和/英） | 中村 行宏 / Yukihiro NAKAMURA |
| 第 4 著者 所属（和/英） | 立命館大学総合理工学研究機構 Research Organization of Science and Engineering, Ritsumeikan Univ. |
| 発表年月日 | 2008-01-17 |
| 資料番号 | VLD2007-128,CPSY2007-71,RECONF2007-74 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 419 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |