講演名 2008-01-17
並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
川原 崇宏, 三輪 忍, 嶋田 創, 森 眞一郎, 富田 眞治,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 我々は並列処理可能なボリュームレンダリング・アクセラレータ『VisA』を開発している.VisAはディスプレイ用汎用インタフェースであるDVI-Dケーブルを通信路として用いた単方向リンクにより,ノード間の画像合成処理とノード内での画像生成処理を統合した細粒度パイプラインを実現している.本稿ではVisAの設計手法と予備実装による評価について述べる.
抄録(英) We are developing the parallel volume rendering accelerator VisA. VisA communicates with one-way link over DVI-D which is usualy used as a display interface, so it achieves the fine grain pipeline system which integrates both image composition between nodes and image rendering inside a node. This paper describes the design concept of VisA and its preliminary implementation.
キーワード(和) 可視化 / ボリュームレンダリング / 並列処理 / FPGA / ハードウェアアクセラレータ
キーワード(英) Visualization / Volume Rendering / Parallel Processing / FPGA / Hardware Accelerator
資料番号 VLD2007-122,CPSY2007-65,RECONF2007-68
発行日

研究会情報
研究会 RECONF
開催期間 2008/1/10(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Reconfigurable Systems (RECONF)
本文の言語 JPN
タイトル(和) 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
サブタイトル(和)
タイトル(英) Development of Parallel Volume Rendering Accelerator VisA and its Preliminary Implementation
サブタイトル(和)
キーワード(1)(和/英) 可視化 / Visualization
キーワード(2)(和/英) ボリュームレンダリング / Volume Rendering
キーワード(3)(和/英) 並列処理 / Parallel Processing
キーワード(4)(和/英) FPGA / FPGA
キーワード(5)(和/英) ハードウェアアクセラレータ / Hardware Accelerator
第 1 著者 氏名(和/英) 川原 崇宏 / Takahiro KAWAHARA
第 1 著者 所属(和/英) 京都大学
Kyoto University
第 2 著者 氏名(和/英) 三輪 忍 / Shinobu MIWA
第 2 著者 所属(和/英) 京都大学
Kyoto University
第 3 著者 氏名(和/英) 嶋田 創 / Hajime SHIMADA
第 3 著者 所属(和/英) 京都大学
Kyoto University
第 4 著者 氏名(和/英) 森 眞一郎 / Shin-ichiro MORI
第 4 著者 所属(和/英) 福井大学
University of Fukui
第 5 著者 氏名(和/英) 富田 眞治 / Shinji TOMITA
第 5 著者 所属(和/英) 京都大学
Kyoto University
発表年月日 2008-01-17
資料番号 VLD2007-122,CPSY2007-65,RECONF2007-68
巻番号(vol) vol.107
号番号(no) 419
ページ範囲 pp.-
ページ数 6
発行日