| 講演名 | 2008-01-16 ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用) 中原 啓貴, 笹尾 勤, 松浦 宗寛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | κ個の異なる登録ベクトルに対して1からκまでの固有のアドレスを対応させた表を,アドレス表という.アドレス表を表現する関数をアドレス生成関数という.本稿ではハッシュ法とLUTカスケードを用いたアドレス生成関数の実現法(ハイブリッド法)について述べる.ハイブリッド法を用いた回路のハードウェア量を示す.また,登録ベクトルを更新する方法についても述べる.提案手法をFPGA上に実現し,従来手法と比較を行った.面積に関しては実験に用いたパラメータでは,Xilinx社の4入力LUTを用いたCAMのIPの12%となり,Xilinx社のBRAMを用いたCAMのIPの8%となり,LUTカスケードのみで設計した場合の35%となった.またハイブリッド法での登録ベクトルを更新するプログラムは多くのメモリを必要とするが,実用可能な量であった.本手法は従来の手法でFPGA上に実現したCAMに比べ,登録ベクトルの更新には余分の時間がかかるものの,必要なハードウェアは大幅に削減可能である. |
| 抄録(英) | An address table relates k different registered vectors to the indices from 1 to κ. An address generation function represents the address table. This paper presents a realization of an address generation function with a hybrid method using a hash memory and a look-up table(LUT) cascade. The amount of hardware of the hybrid method is shown. Also, an update method for registered vectors is presented. We compared three different realizations: the hybrid method, CAMs produced by the Xilinx Core Generator, and the multiple LUT cascades. Experimental results show that the area for hybrid method is only 8 to 12% of the area for Xilinx CAMs, and is 35% of area for the multiple LUT cascades. Although our update method is complicated, the hybrid method requires smaller area and faster than conventional methods. |
| キーワード(和) | CAM / LUTカスケード |
| キーワード(英) | CAM / LUT cascade |
| 資料番号 | VLD2007-117,CPSY2007-60,RECONF2007-63 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2008/1/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用) |
| サブタイトル（和） | |
| タイトル（英） | A Method of Design and Update for An Address Generator Using a Hybrid Method |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CAM / CAM |
| キーワード(2)（和/英） | LUTカスケード / LUT cascade |
| 第 1 著者 氏名（和/英） | 中原 啓貴 / Hiroki NAKAHARA |
| 第 1 著者 所属（和/英） | 九州工業大学情報工学部 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 2 著者 氏名（和/英） | 笹尾 勤 / Tsutomu SASAO |
| 第 2 著者 所属（和/英） | 九州工業大学情報工学部 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 3 著者 氏名（和/英） | 松浦 宗寛 / Munehiro MATSUURA |
| 第 3 著者 所属（和/英） | 九州工業大学情報工学部 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 発表年月日 | 2008-01-16 |
| 資料番号 | VLD2007-117,CPSY2007-60,RECONF2007-63 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 414 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |