講演名 | 2008-01-16 レジスタトランスファレベル電力マクロモデリングおよびライブラリ構築の効率的手法(低消費電力化技術) 大槻 正明, 河合 真登, 小八木 達也, 福井 正博, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | システムの大規模化に伴い設計期間の短期間化・低消費電力化が求められるようになった.これらの要求を満たす為にはより抽象度の高い段階において短時間で且つ高精度な電力推定を行い,低消費電力化技術を施すことが重要である.本稿ではLook-Up Table(LUT)を用いた新たな高効率電力モデル化手法を提案する.従来の提案手法に対して,LUTの大きさを大幅に削減することができるため,RTLの電力解析,および電力ライブラリ構築の大幅な効率化が期待できる.実験により,従来手法に比較して,解析精度をほぼ同レベルに保ちながらライブラリ構築に要する計算時間を約1/10に削減できることを確認した. |
抄録(英) | Due to the rapid growth of the electric systems, efficient and lowpower designs have been highly required. To satisfy these requests, high accurate and high efficient power analysis, to apply lowpower optimization in higher abstraction level, is very important. This paper proposes the new efficient power modeling algorithm which uses LUT. It reduces the size of the LUT drastically, compared to conventional algorithms, and it is expected to make the power analysis and library building high efficient. The experimental results show that our approach reduces the computation time to build the library to one tenth while keeping the accuracy of the power analysis. |
キーワード(和) | 電力マクロモデル / 消費電力推定 / 電力モデルライブラリ / LUT |
キーワード(英) | Power macro model / Power consumption estimation / Power model library / LUT |
資料番号 | VLD2007-113,CPSY2007-56,RECONF2007-59 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2008/1/9(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | レジスタトランスファレベル電力マクロモデリングおよびライブラリ構築の効率的手法(低消費電力化技術) |
サブタイトル(和) | |
タイトル(英) | An Efficient Algorithm for RTL Power Macro-modeling and Library Building |
サブタイトル(和) | |
キーワード(1)(和/英) | 電力マクロモデル / Power macro model |
キーワード(2)(和/英) | 消費電力推定 / Power consumption estimation |
キーワード(3)(和/英) | 電力モデルライブラリ / Power model library |
キーワード(4)(和/英) | LUT / LUT |
第 1 著者 氏名(和/英) | 大槻 正明 / Masaaki Ohtsuki |
第 1 著者 所属(和/英) | 立命館大学大学院理工学研究科創造理工学専攻 Department of Advanced Science and Engineering, Ritsumeikan University |
第 2 著者 氏名(和/英) | 河合 真登 / Masato Kawai |
第 2 著者 所属(和/英) | 立命館大学理工学部電子情報デザイン学科 Department of VLSI System Design, Ritsumeikan University |
第 3 著者 氏名(和/英) | 小八木 達也 / Tatsuya Koyagi |
第 3 著者 所属(和/英) | 立命館大学大学院理工学研究科創造理工学専攻 Department of Advanced Science and Engineering, Ritsumeikan University |
第 4 著者 氏名(和/英) | 福井 正博 / Masahiro Fukui |
第 4 著者 所属(和/英) | 立命館大学理工学部電子情報デザイン学科 Department of VLSI System Design, Ritsumeikan University |
発表年月日 | 2008-01-16 |
資料番号 | VLD2007-113,CPSY2007-56,RECONF2007-59 |
巻番号(vol) | vol.107 |
号番号(no) | 414 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |