講演名 | 2008-01-16 ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術) 白井 利明, 香嶋 俊裕, 武田 清大, 中田 光貴, 宇佐美 公良, 長谷川 揚平, 関 直臣, 天野 英晴, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 時間的、空間的に細かい粒度で電源遮断を行い、回路のリーク電力を低減するランタイムパワーゲーティング(RTPG)がある。4つの演算器(ALU,SHIFT,MULT,DIV)と例外処理コプロセッサにRTPGを適用したMIPSI ROOOプロセッサの実装設計をASPLA90mmプロセスにて行った。また、シミュレーション解析による各種性能を評価した。各ユニットの電力低減効果の損益分岐点は高温時で2~32クロックサイクルとなった。RTPG適用によるALUの遅延時間の増大は1.16~1.42倍であった。各ユニットのウェイクアップ時間は5ns以内であった。 |
抄録(英) | Run Time Power Gating(RTPG) is a technology that reduces leakage power in a temporally/spatially fine-grained manner.This paper describes a physical design to apply RTPG to ALU, SHIFT, MULT, DIV, exception handling Coprocessor in a MIPS R3000 processor. Simulation results show that break even point to gain in power savings is 2-32 clock cycles at high temperature in 90nm technology. Delay time of ALU is increased by 16-42% by applying RTPG. Wakeup times of power-gated units are 5ns or less. |
キーワード(和) | MTCMOS回路 / パワーゲーティング / リーク電力 / 消費電力 |
キーワード(英) | MTCMOS circuits / Power Gating / Leakage Power / Power Dissipation |
資料番号 | VLD2007-112,CPSY2007-55,RECONF2007-58 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2008/1/9(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価(低消費電力化技術) |
サブタイトル(和) | |
タイトル(英) | Physical design and Evaluation of MIPS R3000 processor applying Run Time Power Gating |
サブタイトル(和) | |
キーワード(1)(和/英) | MTCMOS回路 / MTCMOS circuits |
キーワード(2)(和/英) | パワーゲーティング / Power Gating |
キーワード(3)(和/英) | リーク電力 / Leakage Power |
キーワード(4)(和/英) | 消費電力 / Power Dissipation |
第 1 著者 氏名(和/英) | 白井 利明 / Toshiaki SHIRAI |
第 1 著者 所属(和/英) | 芝浦工業大学 Department of Information Science and Engineering, Shibaura Institute of Technology |
第 2 著者 氏名(和/英) | 香嶋 俊裕 / Toshihiro KASHIMA |
第 2 著者 所属(和/英) | 芝浦工業大学 Department of Information Science and Engineering, Shibaura Institute of Technology |
第 3 著者 氏名(和/英) | 武田 清大 / Seidai TAKEDA |
第 3 著者 所属(和/英) | 芝浦工業大学 Department of Information Science and Engineering, Shibaura Institute of Technology |
第 4 著者 氏名(和/英) | 中田 光貴 / Mitsutaka NAKATA |
第 4 著者 所属(和/英) | 芝浦工業大学 Department of Information Science and Engineering, Shibaura Institute of Technology |
第 5 著者 氏名(和/英) | 宇佐美 公良 / Kimiyoshi USAMI |
第 5 著者 所属(和/英) | 芝浦工業大学 Department of Information Science and Engineering, Shibaura Institute of Technology |
第 6 著者 氏名(和/英) | 長谷川 揚平 / Yohei HASEGAWA |
第 6 著者 所属(和/英) | 慶応義塾大学 Department of Information and Computer Science, Keio University |
第 7 著者 氏名(和/英) | 関 直臣 / Naomi SEKI |
第 7 著者 所属(和/英) | 慶応義塾大学 Department of Information and Computer Science, Keio University |
第 8 著者 氏名(和/英) | 天野 英晴 / Hideharu AMANO |
第 8 著者 所属(和/英) | 慶応義塾大学 Department of Information and Computer Science, Keio University |
発表年月日 | 2008-01-16 |
資料番号 | VLD2007-112,CPSY2007-55,RECONF2007-58 |
巻番号(vol) | vol.107 |
号番号(no) | 414 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |