| 講演名 | 2008-01-18 薄型チップの高強度化(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) 田久 真也, 黒澤 哲也, 清水 紀子, 原田 享, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高度情報ネットワークを支える情報通信端末が次々と携帯機器化されるにつれ,情報端末の小型化,軽量化への要求が高まってきている.この実現には,半導体の小型軽量化が不可欠であり,チップの薄型化と高強度化が重要な技術となる.チップの薄型加工,および個片化にはダイヤモンド砥石を用いた機械加工が用いられてきた.しかし,50～200μm厚の薄型化をターゲットとした場合には,この機械加工による残留ダメージがチップダメージがチップの抗折強度低下の要因となる為,このダメージの除去を実現するプロセスの構築が必要になる.チップに残留するダメージと抗折強度の関係を調査し,裏面チッピング,研削条痕,切削条痕の順にダメージ除去する事にした.これを実現するプロセスとして,Cleaving-DBG+CMPのプロセスを導きだし,チップの平均抗折強度を253MPaから1903MPaまで大幅に向上した. |
| 抄録(英) | Accompanying the rapid progress of the digital network information society, there is strong demand for high functionality and miniaturization of mobile personal digital assistance. The realization of chip thickness under 50 um is demanded. However, the chip bending force is decayed dramatically as the decay of chip thickness. Wafers are thinned by means of mechanical in-feed grinding using a grindstone containing diamond particles, so there are spiral grinding saw marks on the backside of the wafer. Dicing wafers always causes surface shipping, dicing saw mark on chip side and backside chipping. These damages remained on chip faces become source of cracks, as a result chip strength decrease. In this paper, novel wafer dicing and thinning technologies that realize the average of chip strength has increased from 253 MPa to 1903 MPa are described. |
| キーワード(和) | 薄型チップ / 裏面研削 / ダイシング / 先ダイシング / へき開 |
| キーワード(英) | Thin chip / Backside Grinding / Dicing / Dicing Before Grinding / Cleaving |
| 資料番号 | CPM2007-145,ICD2007-156 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2008/1/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 薄型チップの高強度化(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) |
| サブタイトル（和） | |
| タイトル（英） | Novel Wafer Dicing and Chip Thinning Technologies Realizing High Chip Strength |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 薄型チップ / Thin chip |
| キーワード(2)（和/英） | 裏面研削 / Backside Grinding |
| キーワード(3)（和/英） | ダイシング / Dicing |
| キーワード(4)（和/英） | 先ダイシング / Dicing Before Grinding |
| キーワード(5)（和/英） | へき開 / Cleaving |
| 第 1 著者 氏名（和/英） | 田久 真也 / Shinya TAKYU |
| 第 1 著者 所属（和/英） | 株式会社東芝セミコンダクター社 Toshiba Corporation Semiconductor Company |
| 第 2 著者 氏名（和/英） | 黒澤 哲也 / Tetsuya KUROSAWA |
| 第 2 著者 所属（和/英） | 株式会社東芝セミコンダクター社 Toshiba Corporation Semiconductor Company |
| 第 3 著者 氏名（和/英） | 清水 紀子 / Noriko SHIMIZU |
| 第 3 著者 所属（和/英） | 株式会社東芝セミコンダクター社 Toshiba Corporation Semiconductor Company |
| 第 4 著者 氏名（和/英） | 原田 享 / Susumu HARADA |
| 第 4 著者 所属（和/英） | 株式会社東芝セミコンダクター社 Toshiba Corporation Semiconductor Company |
| 発表年月日 | 2008-01-18 |
| 資料番号 | CPM2007-145,ICD2007-156 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 426 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |