| 講演名 | 2008-01-18 電源/グランド特性に優れるコアレス基板を用いたPackage-on-Package構造 : MLTSの電気特性と新規PoP構造(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) 森 健太郎, 堺 淳, 菊池 克, 渡邉 真司, 村上 朝夫, 山道 新太郎, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 組立高さの低背化と低反り化を実現する新規PoP(Package on Package)用パッケージを開発した。本パッケージのインターポーザ基板には、従来のビルドアップ基板よりも、1/2程度の厚みと信号伝送特性、電源/グランド特性に優れたコアレス基板MLTS(Multi-Layer Thin Substrate)を採用している。本パッケージでは、MLTS工程中の支持体である銅板をエッチングすることで高さ125μm、ピッチ0.5mmの銅ポストを作り込み、それらを外部端子に利用する。さらに低反り化対策として、チップ搭載面全体をモール度樹脂で封止することにより剛性を確保している。本パッケージは、PoP構造であっても取り付け高さを低くでき、低反りを実現する技術として有望である。 |
| 抄録(英) | We have successfully developed a novel Package-on-Package (PoP) technology for achieving small package thickness and low package warpage. The novel package structure is based on an ultra-thin coreless substrate, called a Multi-Layer Thin Substrate (MLTS). MLTS has considerable advantages over a conventional build-up PWB, especially for operation in the GHz range. The MLTS is fabricated by completely removing the Cu base plate after forming a high-density build-up structure on the base plate. In this paper, however, the Cu posts of 0.5 mm pitch and 125 μm height are formed by selective wet etching of the Cu base plate. If the MLTS has built-in Cu posts as external terminals, the overall substrate can be molded with an appropriate resin for the peripheral area as well as the chip mounting area. Therefore, the novel package can be expected to realize low warpage. |
| キーワード(和) | Package on Package / コアレス基板 / 銅ポスト / 信号伝送特性 / 電源/グランド特性 |
| キーワード(英) | Package-on-Package (PoP) / Coreless Substrate / Cu post / Signal Integrity / Power Integrity |
| 資料番号 | CPM2007-143,ICD2007-154 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2008/1/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 電源/グランド特性に優れるコアレス基板を用いたPackage-on-Package構造 : MLTSの電気特性と新規PoP構造(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) |
| サブタイトル（和） | |
| タイトル（英） | A Package-on-Package using Coreless Substrate with Excellent Power Integrity : The electrical characteristics of MLTS and the novel PoP structure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Package on Package / Package-on-Package (PoP) |
| キーワード(2)（和/英） | コアレス基板 / Coreless Substrate |
| キーワード(3)（和/英） | 銅ポスト / Cu post |
| キーワード(4)（和/英） | 信号伝送特性 / Signal Integrity |
| キーワード(5)（和/英） | 電源/グランド特性 / Power Integrity |
| 第 1 著者 氏名（和/英） | 森 健太郎 / Kentaro Mori |
| 第 1 著者 所属（和/英） | 日本電気株式会社 NEC Corporation |
| 第 2 著者 氏名（和/英） | 堺 淳 / Jun Sakai |
| 第 2 著者 所属（和/英） | 日本電気株式会社 NEC Corporation |
| 第 3 著者 氏名（和/英） | 菊池 克 / Katsumi Kikuchi |
| 第 3 著者 所属（和/英） | 日本電気株式会社 NEC Corporation |
| 第 4 著者 氏名（和/英） | 渡邉 真司 / Shinji Watanabe |
| 第 4 著者 所属（和/英） | 日本電気株式会社 NEC Corporation |
| 第 5 著者 氏名（和/英） | 村上 朝夫 / Tomoo Murakami |
| 第 5 著者 所属（和/英） | 日本電気株式会社 NEC Corporation |
| 第 6 著者 氏名（和/英） | 山道 新太郎 / Shintaro Yamamichi |
| 第 6 著者 所属（和/英） | 日本電気株式会社 NEC Corporation |
| 発表年月日 | 2008-01-18 |
| 資料番号 | CPM2007-143,ICD2007-154 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 426 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |