| 講演名 | 2008-01-18 擬似SOC集積化における応力解析 : 樹脂チップ間応力の低減(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) 小野塚 豊, 山田 浩, 飯田 敦子, 板谷 和彦, 舟木 英之, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 著者らは,異種デバイス(チップ)を有機樹脂によりウエハ再構築した後,半導体プロセスにより再配線層を形成することを特徴とする「擬似SOC技術」を提案した.本技術は,異種デバイスの混載が困難であったSOC(System on Chip)と,微細配線形成による高集積化が困難だったSIP(System in Package)の問題を解決する新たな実装技術である.本研究では,有限要素法(FEM)シミュレーションを用いて擬似SOCの応力解析を行い,チップ樹脂間応力の低減について検討した.さらに構造的な安定性の確認のため,最適化した条件にて擬似SOCの試作を行った. |
| 抄録(英) | The authors have proposed a pseudo-SOC (System on Chip) technology, forming redistribution global layer with semiconductor process techniques on a chip-redistributed wafer with heterogeneous devices encapsulated with resin. This is a novel integration technology realizing a package structure, unattainable with the previous SIP (System in Package) technology and integration of heterogeneous devices unattainable with the previous SOC technology. A stress analysis for realizing a pseudo-SOC structure for minimizing the strain in the integrated chips was carried out. A pseudo SOC was fabricated with the optimized condition for confirming the mechanical stability of the device. |
| キーワード(和) | SOC / SIP / 擬似SOC / ウエハ再構築 / 応力解析 |
| キーワード(英) | SIP / SOC / Pseudo-SOC / Wafer Redistribution / Stress Analysis |
| 資料番号 | CPM2007-141,ICD2007-152 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2008/1/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 擬似SOC集積化における応力解析 : 樹脂チップ間応力の低減(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) |
| サブタイトル（和） | |
| タイトル（英） | Stress Analysis on Pseudo-SOC Integration : Reduction of Stress between Chip and Resin |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SOC / SIP |
| キーワード(2)（和/英） | SIP / SOC |
| キーワード(3)（和/英） | 擬似SOC / Pseudo-SOC |
| キーワード(4)（和/英） | ウエハ再構築 / Wafer Redistribution |
| キーワード(5)（和/英） | 応力解析 / Stress Analysis |
| 第 1 著者 氏名（和/英） | 小野塚 豊 / Yutaka ONOZUKA |
| 第 1 著者 所属（和/英） | (株)東芝研究開発センター Corporate Research & Development Center, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 山田 浩 / Hiroshi YAMADA |
| 第 2 著者 所属（和/英） | (株)東芝研究開発センター Corporate Research & Development Center, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 飯田 敦子 / Atsuko IIDA |
| 第 3 著者 所属（和/英） | (株)東芝研究開発センター Corporate Research & Development Center, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 板谷 和彦 / Kazuhiko ITAYA |
| 第 4 著者 所属（和/英） | (株)東芝研究開発センター Corporate Research & Development Center, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 舟木 英之 / Hideyuki FUNAKI |
| 第 5 著者 所属（和/英） | (株)東芝研究開発センター Corporate Research & Development Center, Toshiba Corporation |
| 発表年月日 | 2008-01-18 |
| 資料番号 | CPM2007-141,ICD2007-152 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 426 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |