| 講演名 | 2008-01-18 集積回路における電源品質の解析技術(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) 佐藤 高史, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 集積回路の電源品質は,回路の性能・安定性を左右する重要な要素である.電源は,集積回路内部においてすべての素子に分配されるため解析規模が極めて大きくなる.このため,その適切な設計および管理は容易ではない.最適な電源設計を実現するために,これまでさまざまな解析手法が提案されている.電源網の解析手法を理解することで,より良い電源設計をより効率良く行う助けとなる.本稿では特に,電源電圧降下の解析技術に着目し,主要な解析法について整理する. |
| 抄録(英) | Primary techniques and recent trends in power distribution network (PDN) analysis are reviewed in this paper. Quality of the PDN in an LSI is critically important because it determines performance and stability of the LSI. However, verification of the PDN is one of the most time and memory demanding jobs in LSI designs making efficient PDN design a difficult task. Targeting to realize the optimal PDN design, various analyzing methodologies have been proposed. Understanding how the PDN analysis is conducted helps designers conceive better ideas for efficient PDN improvement. |
| キーワード(和) | 電源網 / 電源電圧変動 / 電源品質 / 節点解析法 / 修正節点解析法 / 回路縮約 |
| キーワード(英) | Power distribution network / supply voltage fluctuation / power integrity / nodal analysis / modified nodal analysis / circuit reduction |
| 資料番号 | CPM2007-140,ICD2007-151 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2008/1/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 集積回路における電源品質の解析技術(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) |
| サブタイトル（和） | |
| タイトル（英） | Survey of Analysing Techniques for On-chip Power Distribution Network |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 電源網 / Power distribution network |
| キーワード(2)（和/英） | 電源電圧変動 / supply voltage fluctuation |
| キーワード(3)（和/英） | 電源品質 / power integrity |
| キーワード(4)（和/英） | 節点解析法 / nodal analysis |
| キーワード(5)（和/英） | 修正節点解析法 / modified nodal analysis |
| キーワード(6)（和/英） | 回路縮約 / circuit reduction |
| 第 1 著者 氏名（和/英） | 佐藤 高史 / Takashi SATO |
| 第 1 著者 所属（和/英） | 東京工業大学統合研究院 Integrated research institute, Tokyo Institute of Technology |
| 発表年月日 | 2008-01-18 |
| 資料番号 | CPM2007-140,ICD2007-151 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 426 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |