講演名 | 2008-01-18 実メモリモジュールを模擬したテスト基板におけるDDR2-SDRAMのVrefノイズ許容値の測定手法(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) 植松 裕, 大坂 英樹, 西尾 洋二, 波多野 進, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | Vrefの適切なターゲットインピーダンスの設定により,低コストで高いノイズ耐性を有するDDR-SDRAMを実現することを目指し,プリント配線基板では対策が難しい高周波ノイズに対するノイズ耐性を強くするため,DRAMチップ内のVref給電網にローパスフィルタを挿入した.このフィルタの効果を実証するため,実メモリモジュールを模擬したテスト基板を用いたDDR2-SDRAMのVrefノイズ許容値の測定系を確立した.VREFノイズ許容値の測定により,周波数が高いほどノイズ許容値が大きくなる結果が得られた.これはテストチップに挿入したローパスフィルタの効果によるものと考えられる. |
抄録(英) | Aiming to achieve double data rate-synchronous DRAM (DDR-SDRAM) at low-cost and with high noise tolerance by setting adequate Vref target impedance, we have inserted a low pass filter (LPF) in the Vref line of DRAM chip. To demonstrate this LPF effect, we have established a measurement setup for Vref noise tolerance of DDR2-SDRAM on test board simulating actual memory module. The measured Vref noise tolerance has strong frequency-dependency; the higher the frequency, the larger the noise tolerance. We believe that this is because of the LPF consisted in the test chip. |
キーワード(和) | DDR-SDRAM / Vref / ノイズ許容値 / ノイズ感度測定 / ターゲットインピーダンス |
キーワード(英) | DDR-SDRAM / Vref / Noise Tolerance / Noise Sensitivity Measurement / Target Impedance |
資料番号 | CPM2007-139,ICD2007-150 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2008/1/10(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 実メモリモジュールを模擬したテスト基板におけるDDR2-SDRAMのVrefノイズ許容値の測定手法(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) |
サブタイトル(和) | |
タイトル(英) | A Method for Measuring Vref Noise Tolerance of DDR2-SDRAM on Test Board That Simulates an Actual Memory Module |
サブタイトル(和) | |
キーワード(1)(和/英) | DDR-SDRAM / DDR-SDRAM |
キーワード(2)(和/英) | Vref / Vref |
キーワード(3)(和/英) | ノイズ許容値 / Noise Tolerance |
キーワード(4)(和/英) | ノイズ感度測定 / Noise Sensitivity Measurement |
キーワード(5)(和/英) | ターゲットインピーダンス / Target Impedance |
第 1 著者 氏名(和/英) | 植松 裕 / Yutaka UEMATSU |
第 1 著者 所属(和/英) | 株式会社日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
第 2 著者 氏名(和/英) | 大坂 英樹 / Hideki OSAKA |
第 2 著者 所属(和/英) | 株式会社日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
第 3 著者 氏名(和/英) | 西尾 洋二 / Yoji NISHIO |
第 3 著者 所属(和/英) | エルピーダメモリ株式会社 Elpida Memory, Inc. |
第 4 著者 氏名(和/英) | 波多野 進 / Susumu HATANO |
第 4 著者 所属(和/英) | エルピーダメモリ株式会社 Elpida Memory, Inc. |
発表年月日 | 2008-01-18 |
資料番号 | CPM2007-139,ICD2007-150 |
巻番号(vol) | vol.107 |
号番号(no) | 426 |
ページ範囲 | pp.- |
ページ数 | 5 |
発行日 |