| 講演名 | 2008-01-18 算盤アーキテクチャに基づく算術演算回路(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) 長澤 俊介, 魏 書剛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 算術演算回路において、桁上げ伝搬は演算時間を制限している。桁上げ伝搬段数を減らすため、数多くの高基数加算アルゴリズムが提案されている。10進数による計算が日常によく使われており、その演算は殆んどBCD符号の2進数表現を用いて実現されている。本稿では、10進数の算術演算を高速に実現するため、算盤アーキテクチャを導入する。まず、算盤アーキテクチャで使用する算盤数表現を定義する。次に、算盤数表現による加算アルゴリズムについて述べ、算盤加算器の回路構成を示す。また、算盤加算を用いた算盤乗算アルゴリズム及び回路構成を提案する。最後に、BCD符号を入出力とした演算回路を設計し、回路評価を行うことにより、提案した算盤演算器の高速性を明らかにする。 |
| 抄録(英) | In arithmetic circuits, the carrying propagation limits the operation speed. To shorten the length of the carrying propagation, a lot of algorithms using hign-radix number systems have been proposed. Calculations by the decimal number system are performed daily, and the circuits implementation is realized by using the binary number expression well known as BCD codes. In this paper, the abacus architecture is introduced to achieve high speed arithmetic circuits for the decimal number system. First we define the abacus number representation used by the abacus architecture. Then, the addition algorithm by the abacus number representation is described, and the architecture of the abacus adding machine is presented. An abacus multiplication algorithm using the abacus addition is also proposed. Our design and experimental results show that the proposed abacus operation machines with inputs and outputs of BCD codes are high speed comparing to that by implementation methods based on ordinary binary number system. |
| キーワード(和) | 算盤アーキテクチャ / 10進加算 / 乗算 / BCD符号 / VHDL |
| キーワード(英) | abacus architecture / decimal addition / multiplication / BCD code / VHDL |
| 資料番号 | CPM2007-137,ICD2007-148 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2008/1/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 算盤アーキテクチャに基づく算術演算回路(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) |
| サブタイトル（和） | |
| タイトル（英） | Arithmetic circuits based on abacus architecture |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 算盤アーキテクチャ / abacus architecture |
| キーワード(2)（和/英） | 10進加算 / decimal addition |
| キーワード(3)（和/英） | 乗算 / multiplication |
| キーワード(4)（和/英） | BCD符号 / BCD code |
| キーワード(5)（和/英） | VHDL / VHDL |
| 第 1 著者 氏名（和/英） | 長澤 俊介 / Shunsuke NAGASAWA |
| 第 1 著者 所属（和/英） | 群馬大学工学部情報工学科 Department of Computer Science Gunma Univ. |
| 第 2 著者 氏名（和/英） | 魏 書剛 / Shugang WEI |
| 第 2 著者 所属（和/英） | 群馬大学工学部情報工学科 Department of Computer Science Gunma Univ. |
| 発表年月日 | 2008-01-18 |
| 資料番号 | CPM2007-137,ICD2007-148 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 426 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |