| 講演名 | 2008-01-17 LSI,PCB一体ノイズ解析CADシステム(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) 佐藤 敏郎, 折原 広幸, 藤森 省吾, 登坂 正喜, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ディジタル機器の動作周波数の高速化とLSI動作電圧の低電圧化に伴なって,LSI,PKG,SIP及びPCB等から構成されるこれらの機器において,電源グランドバウンスノイズ,同時スイッチングノイズ,EMI等のノイズ問題のために開発期間の長期化とコスト増加の問題が顕在化している.我々はLSI, PCB一体の大規模解析を設計上流段階から設計完了後の検証段階までのすべての設計段階において適用することにより最適なノイズ対策設計の作り込みを実現可能なCADシステムを構築して装置設計に適用した.これによりノイズ問題発生による設計手戻りの発生を撲滅することができた.本稿では本システムの特徴と適用事例および効果について説明する. |
| 抄録(英) | Increase of digital equipment operation frequency and decrease of LSI supply voltage are causing the emerging problem of ground bounce noise, simultaneous switching noise and EMI noise. We have developed a system that enables us to optimize the noise countermeasure designs by performing the large scale simulation unifying LSI and PCB at the design stages from upper design stage to the verification stage of final design. This system has been applied to the designs and the redesigns caused by noise problems are eradicated. In this paper, the features of the system and results and effectiveness of the application are explained. |
| キーワード(和) | 電源グランドバウンスノイズ / 同時スイッチングノイズ / PEEC法 / EMI / 回路シミュレーション |
| キーワード(英) | Voltage ground bounce noise / Simultaneous switching noise / PEEC Method / Circuit simulation |
| 資料番号 | CPM2007-133,ICD2007-144 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2008/1/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | LSI,PCB一体ノイズ解析CADシステム(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般) |
| サブタイトル（和） | |
| タイトル（英） | LSI and PCB Unified Noise Analysis CAD System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 電源グランドバウンスノイズ / Voltage ground bounce noise |
| キーワード(2)（和/英） | 同時スイッチングノイズ / Simultaneous switching noise |
| キーワード(3)（和/英） | PEEC法 / PEEC Method |
| キーワード(4)（和/英） | EMI / Circuit simulation |
| キーワード(5)（和/英） | 回路シミュレーション |
| 第 1 著者 氏名（和/英） | 佐藤 敏郎 / Toshiro Sato |
| 第 1 著者 所属（和/英） | 富士通アドバンストテクノロジ株式会社 Fujitsu Advanced Technologies Limited |
| 第 2 著者 氏名（和/英） | 折原 広幸 / Hiroyuki Orihara |
| 第 2 著者 所属（和/英） | 富士通アドバンストテクノロジ株式会社 Fujitsu Advanced Technologies Limited |
| 第 3 著者 氏名（和/英） | 藤森 省吾 / Shogo Fujimori |
| 第 3 著者 所属（和/英） | 富士通アドバンストテクノロジ株式会社 Fujitsu Advanced Technologies Limited |
| 第 4 著者 氏名（和/英） | 登坂 正喜 / Masaki Tosaka |
| 第 4 著者 所属（和/英） | 富士通アドバンストテクノロジ株式会社 Fujitsu Advanced Technologies Limited |
| 発表年月日 | 2008-01-17 |
| 資料番号 | CPM2007-133,ICD2007-144 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 426 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |