講演名 2008-01-30
InP系バリスティックトランジスタ(機能ナノデバイスとおよび関連技術)
宮本 恭幸, 古屋 一仁,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 電子の散乱を最小限にしたトランジスタ構造として提案しているInP系バリスティックトランジスタについて報告する。モンテカルロシミュレーションからキャリヤの平均速度として8×10^7cm/sと従来素子の二倍以上の速度が、2MA/cm^2以下というHBTによって達成されている電流密度で1.4THzという遮断周波数が予測できることを示した。実験的には、電子ビーム露光により作製したエミッタ幅25nmのショットキーゲート型素子において、電流利得、電圧利得ともに示せる一般的なトランジスタの特性を持つことを示した。さらに、性能の向上を目指した絶縁ゲート型素子においても、ゲートが絶縁された状態でホットエレクトロントランジスタ構造の電流制御が行えることを示した。
抄録(英) To minimize scattering of electron in electron devices, we proposed InP ballistics transistors. By Monte Carlo simulation, average speed of carrier is over 8×10^7cm/s. This speed is two times higher than the speed of reported conventional devices. When 2MA/cm^2 is assumed as current density, estimated cutoff frequency was over 1.4THz. Fabricated transistor with Schottky gate with 25nm-wide emitter by electron beam lithography showed voltage gain and current gain simultaneously, similar to conventional transistor structure. To reduce gate leakage current, transistors with insulated gates were also fabricated and current modulation by insulated gate was confirmed.
キーワード(和) InP/InGaAs / バリスティック電子 / ホットエレクトロントランジスタ / モンテカルロ計算 / 絶縁ゲート / 電子ビーム / 露光
キーワード(英) InP/InGaAs / ballistic electron / hot electron transistors / Monte Carlo simulation / insulated gate / electron beam lithography
資料番号 ED2007-241,SDM2007-252
発行日

研究会情報
研究会 ED
開催期間 2008/1/23(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Electron Devices (ED)
本文の言語 JPN
タイトル(和) InP系バリスティックトランジスタ(機能ナノデバイスとおよび関連技術)
サブタイトル(和)
タイトル(英) InP Ballistic Transistors
サブタイトル(和)
キーワード(1)(和/英) InP/InGaAs / InP/InGaAs
キーワード(2)(和/英) バリスティック電子 / ballistic electron
キーワード(3)(和/英) ホットエレクトロントランジスタ / hot electron transistors
キーワード(4)(和/英) モンテカルロ計算 / Monte Carlo simulation
キーワード(5)(和/英) 絶縁ゲート / insulated gate
キーワード(6)(和/英) 電子ビーム / electron beam lithography
キーワード(7)(和/英) 露光
第 1 著者 氏名(和/英) 宮本 恭幸 / Yasuyuki MIYAMOTO
第 1 著者 所属(和/英) 東京工業大学理工学研究科:科学技術振興機構CREST
Department of Physical Electronics, Tokyo Institute of Technology:CREST, Japan Science and Technology Corporation
第 2 著者 氏名(和/英) 古屋 一仁 / Kazuhito FURUYA
第 2 著者 所属(和/英) 東京工業大学理工学研究科:科学技術振興機構CREST
Department of Physical Electronics, Tokyo Institute of Technology:CREST, Japan Science and Technology Corporation
発表年月日 2008-01-30
資料番号 ED2007-241,SDM2007-252
巻番号(vol) vol.107
号番号(no) 473
ページ範囲 pp.-
ページ数 6
発行日