| 講演名 | 2008-01-25 SFQ TDCを用いたJosephson/CMOSハイブリッドメモリのアクセスタイム測定(デジタル,一般) 河合 宣彰, 岡本 悠史, 陳 賢珠, 山梨 裕希, 吉川 信行, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々はSFQ回路におけるメモリのボトルネックを克服するために、サブナノ秒のアクセスタイムを可能とするJosephson/CMOSハイブリッドメモリについて研究を行ってきた。これまでに、数ナノ秒のアクセスタイムが得られているが、CMOSデバイスの低温用モデルを用いたシミュレーションから得られた値よりも大きな値であった。そこで、我々はアクセスタイムの悪化の主な原因であるJosephsonチップのボンディングパッドに生じる寄生容量をできるだけ除去したパッド構造を用いてアクセスタイム測定を行った。今回、CMOS 0.35μmプロセスを用いた16kbハイブリッドメモリにおいて、理論と同程度の1.2nsのアクセスタイムを得ることができた。 |
| 抄録(英) | We have been developing a Josephson/CMOS hybrid memory, which enables the sub-nanosecond access time to overcome a memory bottleneck in RSFQ digital systems. In our previous study, we obtained the access time of a few nanoseconds, which is much larger than the value evaluated from the simulation using our low-temperature CMOS device model. We consider that deterioration of the access time is due to the parasitic capacitance at the bonding pad of the Josephson chip. In this study, we measured the access time using the Josephson chip with reduced parasitic capacitance. We have obtained the access time of about 1.2ns in the 16kb hybrid memory system, which agrees well with the simulation results. |
| キーワード(和) | 超伝導集積回路 / SFQ回路 / ハイブリッドメモリ / アクセスタイム / 寄生容量 |
| キーワード(英) | Superconducting integrated circuits / SFQ circuits / Hybrid memory / Access time / Parasitic capacitance |
| 資料番号 | SCE2007-33 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2008/1/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SFQ TDCを用いたJosephson/CMOSハイブリッドメモリのアクセスタイム測定(デジタル,一般) |
| サブタイトル（和） | |
| タイトル（英） | Access Time Measurement of Josephson/CMOS Hybrid Memories using SFQ Time-to-Digital Converter |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 超伝導集積回路 / Superconducting integrated circuits |
| キーワード(2)（和/英） | SFQ回路 / SFQ circuits |
| キーワード(3)（和/英） | ハイブリッドメモリ / Hybrid memory |
| キーワード(4)（和/英） | アクセスタイム / Access time |
| キーワード(5)（和/英） | 寄生容量 / Parasitic capacitance |
| 第 1 著者 氏名（和/英） | 河合 宣彰 / Nobuaki KAWAI |
| 第 1 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 2 著者 氏名（和/英） | 岡本 悠史 / Yuji OKAMOTO |
| 第 2 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 3 著者 氏名（和/英） | 陳 賢珠 / Hyunjoo JIN |
| 第 3 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 4 著者 氏名（和/英） | 山梨 裕希 / Yuki YAMANASHI |
| 第 4 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 第 5 著者 氏名（和/英） | 吉川 信行 / Nobuyuki YOSHIKAWA |
| 第 5 著者 所属（和/英） | 横浜国立大学大学院工学府 Department of Electrical and Computer Engineering, Yokohama National University |
| 発表年月日 | 2008-01-25 |
| 資料番号 | SCE2007-33 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 458 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |