| 講演名 | 2007-12-19 AESのテーブルネットワーク型FPGA実装における耐電力解析テーブル設計法 鳥越 慎, 高橋 芳夫, 松本 勉, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 暗号実装時に対処が必要な脅威である電力差分解析は,暗号処理時のデバイスの消費電力を測定し,統計処理を行うことで鍵を特定する攻撃法である.本稿では,鍵の導出を困難にするソフトウェア実装方式であるテーブルネットワーク型暗号実装を,電力差分解析への対策としてハードウェア実装に適用する際のテーブル設計指針について検討し,FPGAボード実装AESを用いて行った実験結果から,その電力差分解析耐性を示す. |
| 抄録(英) | Differential power analyses are statistical cryptanalytic methods to estimate the value of hidden cryptographic keys inside the module by utilizing the set of observed power consumption of the module, and they are threats that need countermeasures. As a countermeasure against differential power analyses we propose to apply the table-network-based implementations of block ciphers, which are originally designed for software tamper resistance against dynamic software analyses. Moreover, we describe how to design table for power analyses resistance of table-network-based hardware implementations. Based on experiments on table-network-based FPGA implementation of the Advanced Encryption Standard we describe and value the effectiveness of our proposal. |
| キーワード(和) | 暗号 / サイドチャネル攻撃 / 電力差分解析 / テーブル / 鍵 / FPGA / AES |
| キーワード(英) | Cryptosystem / Side Channel Attack / Differential Power Analysis / Table / Key / FPGA / AES |
| 資料番号 | ISEC2007-114 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ISEC |
|---|---|
| 開催期間 | 2007/12/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Information Security (ISEC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | AESのテーブルネットワーク型FPGA実装における耐電力解析テーブル設計法 |
| サブタイトル（和） | |
| タイトル（英） | How to design tables for power-analyses resistance of Table-network-based FPGA implementations of AES |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 暗号 / Cryptosystem |
| キーワード(2)（和/英） | サイドチャネル攻撃 / Side Channel Attack |
| キーワード(3)（和/英） | 電力差分解析 / Differential Power Analysis |
| キーワード(4)（和/英） | テーブル / Table |
| キーワード(5)（和/英） | 鍵 / Key |
| キーワード(6)（和/英） | FPGA / FPGA |
| キーワード(7)（和/英） | AES / AES |
| 第 1 著者 氏名（和/英） | 鳥越 慎 / Makoto TORIKOSHI |
| 第 1 著者 所属（和/英） | 横浜国立大学大学院環境情報学府・研究院 Graduate School of Environment and Information Sciences, Yokohama National University |
| 第 2 著者 氏名（和/英） | 高橋 芳夫 / Yoshio TAKAHASHI |
| 第 2 著者 所属（和/英） | 横浜国立大学大学院環境情報学府・研究院:NTTデータ技術開発本部 Graduate School of Environment and Information Sciences, Yokohama National University:R & D Headquarters, NTT Data Corporation |
| 第 3 著者 氏名（和/英） | 松本 勉 / Tsutomu MATSUMOTO |
| 第 3 著者 所属（和/英） | 横浜国立大学大学院環境情報学府・研究院 Graduate School of Environment and Information Sciences, Yokohama National University |
| 発表年月日 | 2007-12-19 |
| 資料番号 | ISEC2007-114 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 397 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |