講演名 | 2007-12-19 ハードウェア実装されたAES暗号のXOR演算部に対するDPA検証 辻 洋平, 岩井 啓輔, 黒川 恭一, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | これまでのハードウェア実装された暗号回路に対するDPA手法は,信号の遷移確率を利用したものであった.著者らは,CMOSデバイスにおける上方遷移と下方遷移において,消費電力差があることを利用したDPA手法を提案している.本稿では,AESをFPGA上に実装し,そのAdd RoundKeyのXOR演算部に対するDPA検証を行った結果,128bit型AES暗号の秘密鍵の一部を特定できたことを示している. |
抄録(英) | DPA techniques against cryptographic devices based on hardware implementation utilize the transition probability of bit signals. Authors propose a DPA technique using the difference of power consumption between rising transition (0→1) and falling the transition (1→0) of an output signal in CMOS devices. The result of DPA verification against the XOR operation in Add RoundKey, a part of AES circuit on FPGA, show to be able to specify a part of the private key. |
キーワード(和) | サイドチャネル攻撃 / DPA / XOR / AES / FPGA |
キーワード(英) | Side Channel Attack / DPA / XOR / AES / FPGA |
資料番号 | ISEC2007-113 |
発行日 |
研究会情報 | |
研究会 | ISEC |
---|---|
開催期間 | 2007/12/12(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Information Security (ISEC) |
---|---|
本文の言語 | JPN |
タイトル(和) | ハードウェア実装されたAES暗号のXOR演算部に対するDPA検証 |
サブタイトル(和) | |
タイトル(英) | Verification of DPA against XOR in hardware implementation of AES |
サブタイトル(和) | |
キーワード(1)(和/英) | サイドチャネル攻撃 / Side Channel Attack |
キーワード(2)(和/英) | DPA / DPA |
キーワード(3)(和/英) | XOR / XOR |
キーワード(4)(和/英) | AES / AES |
キーワード(5)(和/英) | FPGA / FPGA |
第 1 著者 氏名(和/英) | 辻 洋平 / Yohei TSUJI |
第 1 著者 所属(和/英) | 防衛大学校情報工学科 Department of Computer Science, National Defense Academy |
第 2 著者 氏名(和/英) | 岩井 啓輔 / Keisuke IWAI |
第 2 著者 所属(和/英) | 防衛大学校情報工学科 Department of Computer Science, National Defense Academy |
第 3 著者 氏名(和/英) | 黒川 恭一 / Takakazu KUROKAWA |
第 3 著者 所属(和/英) | 防衛大学校情報工学科 Department of Computer Science, National Defense Academy |
発表年月日 | 2007-12-19 |
資料番号 | ISEC2007-113 |
巻番号(vol) | vol.107 |
号番号(no) | 397 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |