講演名 2007-12-14
Poly-Si TFTを用いたデバイスレベルのニューラルネットワーク(シリコン関連材料の作製と評価)
小野寺 亮, 笠川 知洋, 小嶋 明樹, 木村 睦, 原 弘幸, 井上 聡,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) TFTを用いたデバイスレベルのニューラルネットワークを開発した.TFTの特性変動を利用して,極めて簡略化した回路構成を実現し,学習動作を実現した.本研究によれば,安価で大面積基板上に高集積化したニューラルネットワークを作製することが可能となる.
抄録(英) We have developed a neural network of device level using TFT. Extreamly simplified circuit configulation is achieved using characteristic variation of TFT, and learing behavior is confirmed. This work will make it possible to fabricate inexpensive and highly-integrated neural network on large substrate.
キーワード(和) Poly-Si TFT / ニューラルネットワーク / 学習
キーワード(英) Poly-Si TFT / neural network / learning
資料番号 SDM2007-235
発行日

研究会情報
研究会 SDM
開催期間 2007/12/7(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) Poly-Si TFTを用いたデバイスレベルのニューラルネットワーク(シリコン関連材料の作製と評価)
サブタイトル(和)
タイトル(英) Neural Network of Device Level using Poly-Si TFT
サブタイトル(和)
キーワード(1)(和/英) Poly-Si TFT / Poly-Si TFT
キーワード(2)(和/英) ニューラルネットワーク / neural network
キーワード(3)(和/英) 学習 / learning
第 1 著者 氏名(和/英) 小野寺 亮 / Ryo Onodera
第 1 著者 所属(和/英) 龍谷大学電子情報学科
Department of Electronics and Informatics, Ryukoku University
第 2 著者 氏名(和/英) 笠川 知洋 / Tomohiro Kasakawa
第 2 著者 所属(和/英) 龍谷大学電子情報学科
Department of Electronics and Informatics, Ryukoku University
第 3 著者 氏名(和/英) 小嶋 明樹 / Hiroki Kojima
第 3 著者 所属(和/英) 龍谷大学電子情報学科
Department of Electronics and Informatics, Ryukoku University
第 4 著者 氏名(和/英) 木村 睦 / Mutsumi Kimura
第 4 著者 所属(和/英) 龍谷大学電子情報学科
Department of Electronics and Informatics, Ryukoku University
第 5 著者 氏名(和/英) 原 弘幸 / Hiroyuki Hara
第 5 著者 所属(和/英) セイコーエプソン株式会社フロンティアデバイス研究所
Frontier Device Research Center, Seiko Epson Corporation
第 6 著者 氏名(和/英) 井上 聡 / Satoshi Inoue
第 6 著者 所属(和/英) セイコーエプソン株式会社フロンティアデバイス研究所
Frontier Device Research Center, Seiko Epson Corporation
発表年月日 2007-12-14
資料番号 SDM2007-235
巻番号(vol) vol.107
号番号(no) 388
ページ範囲 pp.-
ページ数 4
発行日