講演名 2007-12-14
マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
水本 勝也, 行天 隆幸, 谷崎 哲志, 小林 聡一, 中島 雅美, 山崎 博之, 野田 英行, 東田 基樹, 奥野 義弘, 有本 和民,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文は,プログラマブルマルチマトリックスプロセッサ(MXコア)アーキテクチャによるリアルタイム画像処理SoC(MX-SoC)について述べる.MX-SoCは,3つのMXコア,ホストCPUとI/O周辺モジュールから成り立っている.1個のMXコアは,マトリックスアーキテクチャをべースにした超並列SIMDプロセッサである.MX-SoCは,CCDカメラの画像処理能力をもち,90nm Low Power CMOSプロセスで実装されており,そして162MHz(ワースト)で動作できる.新しい並列画素データ処理アルゴリズム,及びマルチMXコア処理に適したマルチタスク処理により,30Frame/Secの画像処理を達成することが出来た.この処理能力は,CPUソリューションよりも30倍高速である.マルチMXコアアーキテクチャによるMX-SoCがリアルタイム画像処理分野にS/Wで適用できることを確認した.
抄録(英) This paper describes a real time image processing SoC (MX-SoC) with programmable multi matrix-processor (MX-Core) architecture. The MX-SoC has three MX-Cores, Host-CPU, and I/O peripheral modules. An unit MX-Core is a massively parallel (1024) flexible SIMD processor based on the matrix architecture. The MX-SoC, which can perform the image processing of CCD camera, is implemented on 90nm Low Power CMOS process technology and can operate at 162MHz under the worst condition. A novel parallel pixel data processing algorism, and multi task execution suitable for multi MX-Core processing can achieve 30 Frame/sec image processing. This performance is 30 times faster than general purpose CPU solution. The MX-SoC with multi MX-Core architecture can realize the software solution of real time image processing application field.
キーワード(和) 超並列 / SIMD / プロセッサ / 画像処理 / SoC / マルチプロセッサ
キーワード(英) massively parallel processing / SIMD / processor / image processing / SoC / multi processor
資料番号 ICD2007-138
発行日

研究会情報
研究会 ICD
開催期間 2007/12/6(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) マルチマトリックスコア・アーキテクチャによるリアルタイム画像処理SoC(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
サブタイトル(和)
タイトル(英) A multi matrix-processor core architecture for real-time image processing SoC
サブタイトル(和)
キーワード(1)(和/英) 超並列 / massively parallel processing
キーワード(2)(和/英) SIMD / SIMD
キーワード(3)(和/英) プロセッサ / processor
キーワード(4)(和/英) 画像処理 / image processing
キーワード(5)(和/英) SoC / SoC
キーワード(6)(和/英) マルチプロセッサ / multi processor
第 1 著者 氏名(和/英) 水本 勝也 / Katsuya MIZUMOTO
第 1 著者 所属(和/英) (株)ルネサステクノロジシステムソリューション統括本部
System Solution Business Group, , Renesas Technology Corp.
第 2 著者 氏名(和/英) 行天 隆幸 / Takayuki GYOHTEN
第 2 著者 所属(和/英) (株)ルネサステクノロジシステムソリューション統括本部
System Solution Business Group, , Renesas Technology Corp.
第 3 著者 氏名(和/英) 谷崎 哲志 / Tetsushi TANIZAKI
第 3 著者 所属(和/英) (株)ルネサステクノロジシステムソリューション統括本部
System Solution Business Group, , Renesas Technology Corp.
第 4 著者 氏名(和/英) 小林 聡一 / Soichi KOBAYASHI
第 4 著者 所属(和/英) (株)ルネサステクノロジシステムソリューション統括本部
System Solution Business Group, , Renesas Technology Corp.
第 5 著者 氏名(和/英) 中島 雅美 / Masami NAKAJIMA
第 5 著者 所属(和/英) (株)ルネサステクノロジシステムソリューション統括本部
System Solution Business Group, , Renesas Technology Corp.
第 6 著者 氏名(和/英) 山崎 博之 / Hiroyuki YAMASAKI
第 6 著者 所属(和/英) (株)ルネサステクノロジシステムソリューション統括本部
System Solution Business Group, , Renesas Technology Corp.
第 7 著者 氏名(和/英) 野田 英行 / Hideyuki NODA
第 7 著者 所属(和/英) (株)ルネサステクノロジシステムソリューション統括本部
System Solution Business Group, , Renesas Technology Corp.
第 8 著者 氏名(和/英) 東田 基樹 / Motoki HIGASHIDA
第 8 著者 所属(和/英) (株)ルネサステクノロジシステムソリューション統括本部
System Solution Business Group, , Renesas Technology Corp.
第 9 著者 氏名(和/英) 奥野 義弘 / Yoshihiro OKUNO
第 9 著者 所属(和/英) (株)ルネサステクノロジシステムソリューション統括本部
System Solution Business Group, , Renesas Technology Corp.
第 10 著者 氏名(和/英) 有本 和民 / Kazutami ARIMOTO
第 10 著者 所属(和/英) (株)ルネサステクノロジシステムソリューション統括本部
System Solution Business Group, , Renesas Technology Corp.
発表年月日 2007-12-14
資料番号 ICD2007-138
巻番号(vol) vol.107
号番号(no) 382
ページ範囲 pp.-
ページ数 5
発行日