| 講演名 | 2007-12-14 非同期ビットシリアルアーキテクチャに基づくフィールドプログラマブルVLSI(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ)) 張山 昌論, 石原 翔太, 亀山 充隆, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | FPGAの配線複雑さに起因する遅延・面積・消費電力の問題を解決するために,ビットシリアルフィールドプログラマブルVLSI(FPVLSI)が提案されている.しかしながら,高周波数クロックによるクロック分配負荷の増大に伴う消費電力及びクロックに同期したピーク消費電力が大きくなる問題がある.本稿では,LEDR方式が低電力動作に適合することに着目して,非同期方式に基づくFPVLSIを提案する. |
| 抄録(英) | This paper presents a novel asynchronous architecture of Field-programmable gate arrays (FPGAs) to reduce the power consumption. In the dynamic power consumption of the conventional FPGAs, the power consumed by the switch blocks and clock distribution is dominant since FPGAs have complex switch blocks and the large number of registers for high programmability. To reduce the power consumption of switch blocks and clock distribution, asynchronous bit-serial architecture is proposed. To ensure the correct operation independent of data-path lengths, we use the level-encoded dual-rail encoding and propose its area-efficient implementation. The proposed field-programmable VLSI is implemented in a 90nm CMOS technology. The delay and the power consumption of the proposed FPVLSI are respectively 61% and 58% of those of 4-phase dual-rail encoding which is the most common encoding in delay sensitive encoding. |
| キーワード(和) | FPGA / 非同期アーキテクチャ / LEDR符号化 / 2線符号化 |
| キーワード(英) | FPGA / Asynchronous architecture / LEDR encoding / Dual-rail encoding |
| 資料番号 | ICD2007-134 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2007/12/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 非同期ビットシリアルアーキテクチャに基づくフィールドプログラマブルVLSI(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ)) |
| サブタイトル（和） | |
| タイトル（英） | A Field-Programmable VLSI Based on an Asynchronous Bit-Serial Architecture |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 非同期アーキテクチャ / Asynchronous architecture |
| キーワード(3)（和/英） | LEDR符号化 / LEDR encoding |
| キーワード(4)（和/英） | 2線符号化 / Dual-rail encoding |
| 第 1 著者 氏名（和/英） | 張山 昌論 / Masanori HARIYAMA |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 2 著者 氏名（和/英） | 石原 翔太 / Shota ISHIHARA |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 3 著者 氏名（和/英） | 亀山 充隆 / Michitaka KAMEYAMA |
| 第 3 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 発表年月日 | 2007-12-14 |
| 資料番号 | ICD2007-134 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 382 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |