| 講演名 | 2007-11-22 FPGAを用いた高速セキュアネットワークシステムの提案(応用事例,デザインガイア2007-VLSI設計の新しい大地を考える研究会) 野里 裕高, 石田 由香里, 飯島 洋祐, 高橋 栄一, 古谷 立美, 樋口 哲也, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 著者らのグループでは,FPGA (Field Programmable Gate Array)を用いたウイルスチェックシステムの研究開発を行っている.このシステムの特徴は,(1)ハードウェアによる高速なウイルスチェック,(2) FPGAの再構成性を利用したセキュリティデータの更新,(3)PC外部で水際でのウイルス駆除,である.本稿では,このシステムに新たに暗号化機能を追加することを提案する.この構成の利点は次の通りである: (1)ハードウェアによる高速暗号化通信の実現,(2)復号データをウイルスチェックすることでセキュリティ向上,(3)鍵のハードコーディングにより機密性向上.本システムでは,鍵の書き換えにFPGAの再構成性を利用する.シミュレーションによる検証実験の結果,10Gbpsを超えるスループットが実現可能であることが示され,提案手法の有効性が確認できた. |
| 抄録(英) | Our group is conducting research and development into a virus checking system that uses Field Programmable Gate Arrays (FPGA). The virus checking system has three special features: (1) high-speed virus checking excuted by hardware, (2) security data updating utilizing the reconfigurability of FPGAs, and (3) ability to block viruses from invading the protected PC. This paper proposes an enhancement to the virus checking system with the addition of an encryption feature. The advantages of the new system are as follows: (1) realization of high-speed encrypted communication, (2) enhanced security through checks of decrypted data, (3) enhanced confidentiality with a hard-corded cipher key. Our system utilizes the reconfigurability of FPGAs as a means of updating the cipher key. Simulation results demonstrate that the efficiency of the system, which has a throughput in excess of 10Gbps. |
| キーワード(和) | FPGA / セキュリティ / ウイルスチェック / 暗号化 / AES / 10ギガビット・イーサネット |
| キーワード(英) | FPGA / Network Security / Virus Check / Data Encryption / AES / 10Gigabit Ethernet |
| 資料番号 | RECONF2007-49 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2007/11/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAを用いた高速セキュアネットワークシステムの提案(応用事例,デザインガイア2007-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | Proposal for High-Speed and Secure Network System using FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | セキュリティ / Network Security |
| キーワード(3)（和/英） | ウイルスチェック / Virus Check |
| キーワード(4)（和/英） | 暗号化 / Data Encryption |
| キーワード(5)（和/英） | AES / AES |
| キーワード(6)（和/英） | 10ギガビット・イーサネット / 10Gigabit Ethernet |
| 第 1 著者 氏名（和/英） | 野里 裕高 / Hirotaka NOSATO |
| 第 1 著者 所属（和/英） | 東邦大学理学部情報科学科 Toho University |
| 第 2 著者 氏名（和/英） | 石田 由香里 / Yukari ISHIDA |
| 第 2 著者 所属（和/英） | 東邦大学理学部情報科学科 Toho University |
| 第 3 著者 氏名（和/英） | 飯島 洋祐 / Yosuke IIJIMA |
| 第 3 著者 所属（和/英） | 筑波大学システム情報工学研究科 University of Tsukuba |
| 第 4 著者 氏名（和/英） | 高橋 栄一 / Eiichi TAKAHASHI |
| 第 4 著者 所属（和/英） | 産業技術総合研究所 National Institute of Advanced Industrial Science and Technology |
| 第 5 著者 氏名（和/英） | 古谷 立美 / Tatsumi FURUYA |
| 第 5 著者 所属（和/英） | 東邦大学理学部情報科学科 Toho University |
| 第 6 著者 氏名（和/英） | 樋口 哲也 / Tetsuya HIGUCHI |
| 第 6 著者 所属（和/英） | 産業技術総合研究所 National Institute of Advanced Industrial Science and Technology |
| 発表年月日 | 2007-11-22 |
| 資料番号 | RECONF2007-49 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 342 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |