| 講演名 | 2007-11-22 列処理演算法に着目したマルチレート対応イレギュラーLDPC符号復号器(符号化と演算,デザインガイア2007-VLSI設計の新しい大地を考える研究会) 今井 優太, 清水 一範, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年放送のデジタル化,携帯電話や音楽再生機の大容量化,高機能化が進む中で無線通信を介したデジタルコンテンツ利用が急激に加速している.通信環境の変動しやすい状況において高い通信品質を保つことが大きな課題となっている.LDPC (Low Density Parity Check)符号は高い誤り訂正能力を持つことから次世代の符号として期待を浴びており,現在までにも様々な研究が行われIEEE802.11nでも規格化されている.本稿では,無線通信環境が大きく変化する場合に,その環境変動に対応でき,IEEE802.11nで定義されたパリティチェック行列に準拠する小面積な符号化率可変復号器を提案する.列処理演算の加算演算器を符号化率が変化しても共有利用させることにより実現する.さらにこの手法では,高符号化率になるにつれ復号器の演算並列度を向上させることができ従来手法と比較し高いスループットを実現することが可能になる. |
| 抄録(英) | Recently, needs for downloading digital contents via wireless network have been dramatically increasing as high-functionalization of portable music player and mobile phone had proceeded and the digitalization of broadcasting had been done. For that reason it is now essential to support high communication quality in a situation where communication environment is unstable. Low Density Parity Check(LDPC) code is expected to be an error correcting code for next generation since it shows high error correcting performance. Many experiments have been carried out on this topic. At present LDPC code is incorporated in IEEE802.11n which is next standard of wireless network. In this paper, we propose area-saving LDPC decoder which can show a high decoding performance under unstalbe wireless communication environment. This is done by sharing adders within the column operational module among different information rates. Our method can also increase a parallelism of operation as an information rate gets higher so that the decoder shows higher decoding throughtput compared to the conventional decoders. |
| キーワード(和) | LDPC符号復号器 / イレギュラー / マルチレート / 列処理演算 |
| キーワード(英) | LDPC Decoder / Irregular / Multi-Rate / column operation |
| 資料番号 | RECONF2007-46 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2007/11/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 列処理演算法に着目したマルチレート対応イレギュラーLDPC符号復号器(符号化と演算,デザインガイア2007-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | A Multi-Rate Compatible Irregular LDPC Decoder Enhancing Column Operation Parallelism |
| サブタイトル（和） | |
| キーワード(1)（和/英） | LDPC符号復号器 / LDPC Decoder |
| キーワード(2)（和/英） | イレギュラー / Irregular |
| キーワード(3)（和/英） | マルチレート / Multi-Rate |
| キーワード(4)（和/英） | 列処理演算 / column operation |
| 第 1 著者 氏名（和/英） | 今井 優太 / Yuta IMAI |
| 第 1 著者 所属（和/英） | 早稲田大学大学院理工学研究科情報・ネットワーク専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 清水 一範 / Kazunori SHIMIZU |
| 第 2 著者 所属（和/英） | 早稲田大学大学院理工学研究科情報・ネットワーク専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院理工学研究科情報・ネットワーク専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学大学院理工学研究科情報・ネットワーク専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学大学院理工学研究科情報・ネットワーク専攻 Dept. of Computer Science and Engineering, Waseda University |
| 発表年月日 | 2007-11-22 |
| 資料番号 | RECONF2007-46 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 342 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |