| 講演名 | 2007-11-21 パイプラインステージ統合をオンチップで制御する低消費電力プロセッサのFPGA実装と評価(低消費電力技術,デザインガイア2007-VLSI設計の新しい大地を考える研究会) 木村 勉也, 小林 良太郎, 島田 俊夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では,クロック周波数を制御し,パイプラインステージを統合することで消費電力を削減するパイプラインステージ統合(PSU: Pipeline Stage Unification)をオンチップの制御機構を用いて制御するプロセッサのFPGA実装と評価について述べる.プロセッサは組み込み向けの32ビット6段パイプライン構成である.オンチップの制御機構は目標性能に合わせ動的にパイプラインステージ数を6段,3段,2段に変更できる.これらをFPGAに実装した結果,PSUを搭載することによる面積の増加は,メモリを除くプロセッサ全体の15.3%程度である.消費電力はDVFSと比較して最大で6.3%削減でき,消費エネルギーは最大で9.8%削減できた. |
| 抄録(英) | In this paper, we implement and estimate the low power consumption processor which uses Pipeline Stage Unification (PSU) with on-chip control mechanism in FPGA. We employed an embedded processor with 32-bit width 6 stages pipeline. The on-chip control mechanism dynamically changes number of pipeline stages (6 stages, 3 stages and 2 stages). The evaluation results show that the mechanism can reduce average power consumption by 6.3% and energy consumption by 9.8% compared with Dynamic Voltage and Frequency Scaling. Area increase by PSU implementation is 15.3%. |
| キーワード(和) | 低消費電力 / パイプラインステージ統合(PSU) / スループット制御機構 |
| キーワード(英) | low-power / Pipeline Stage Unification(PSU) / throughput controller |
| 資料番号 | RECONF2007-42 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2007/11/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | パイプラインステージ統合をオンチップで制御する低消費電力プロセッサのFPGA実装と評価(低消費電力技術,デザインガイア2007-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | A low power consumption processor with on-chip control mechanism using pipeline stage unification |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低消費電力 / low-power |
| キーワード(2)（和/英） | パイプラインステージ統合(PSU) / Pipeline Stage Unification(PSU) |
| キーワード(3)（和/英） | スループット制御機構 / throughput controller |
| 第 1 著者 氏名（和/英） | 木村 勉也 / Katsuya KIMURA |
| 第 1 著者 所属（和/英） | 名古屋大学大学院工学研究科 Graduate School of Engineering, Nagoya University |
| 第 2 著者 氏名（和/英） | 小林 良太郎 / Ryotaro KOBAYASHI |
| 第 2 著者 所属（和/英） | 名古屋大学大学院工学研究科 Graduate School of Engineering, Nagoya University |
| 第 3 著者 氏名（和/英） | 島田 俊夫 / Toshio SHIMADA |
| 第 3 著者 所属（和/英） | 名古屋大学大学院工学研究科 Graduate School of Engineering, Nagoya University |
| 発表年月日 | 2007-11-21 |
| 資料番号 | RECONF2007-42 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 341 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |