| 講演名 | 2007-11-20 粒度可変論理セルのコネクションブロック構造と多入力論理実装手法の一検討(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会) 松山 和憲, 山口 良一, 佐藤 嘉晃, 三浦 大, 古賀 正紘, 井上 万輝, 尼崎 太樹, 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 粒度可変論理セルVGLC(Variable Grain Logic Cell)はアプリケーション中の演算にあわせて粒度を可変にできるアーキテクチャ構成をとっている.VGLCは2入力から4入力までの任意の論理関数を実現できるという特徴をもつ.ところが,VGLCの回路構成に着目した場合,4入力以下の任意の論理関数だけでなく,5入力以上の一部の論理関数を実現できるものが存在する.そのような特殊な場合のマッピングを考慮するためには,マッピング対象の回路の論理関数を考慮したブーリアンマッチングを行う必要がある.本稿では,VGLCを用いて多入力論理を実装する方法について述べ,それらをテクノロジマッピングツールに組込み,面積,遅延評価を行った.その結果,2から4入力までの任意の論理関数だけでマッピングを行った場合と比較して,使用VGLC数が最大58.9%,クリティカルパス遅延が最大25.9%削減した. |
| 抄録(英) | Since VGLC(Variable Grain Logic Cell) has a feature set both coarse-grained and fine-grained types, its structure can be varied according to various computations in an application. VGLC can be implemented all of 2,3,4-input logic functions. However, when we forcus on its architecture, not only under 4-input but over 5-input logic functions can be implemented in one VGLC. In order to consider this case, it is necessary to use boolean matching method with logic functions of a mapping circuit. This paper shows mapping method with VGLC, and evaluates area and delay. As a result, the area is decreased by 58.9%, and the delay is reduced by 25.9% in the benchmark circuits. |
| キーワード(和) | リコンフィギャラブルロジックデバイス / 粗粒度 / 細粒度 / 多入力論理 / ブーリアンマッチング |
| キーワード(英) | reconfigurable logic device / coarse-grain / fine-grain / multiple inputs logic / boolean matching |
| 資料番号 | RECONF2007-33 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2007/11/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 粒度可変論理セルのコネクションブロック構造と多入力論理実装手法の一検討(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | A Study of Conection Block Structure and Implementation Methods of Multi-Input Functions for Variable Grain Logic Cell |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギャラブルロジックデバイス / reconfigurable logic device |
| キーワード(2)（和/英） | 粗粒度 / coarse-grain |
| キーワード(3)（和/英） | 細粒度 / fine-grain |
| キーワード(4)（和/英） | 多入力論理 / multiple inputs logic |
| キーワード(5)（和/英） | ブーリアンマッチング / boolean matching |
| 第 1 著者 氏名（和/英） | 松山 和憲 / Kazunori MATSUYAMA |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 山口 良一 / Ryoichi YAMAGUCHI |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 佐藤 嘉晃 / Yoshiaki SATOU |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 三浦 大 / Hiroshi MIURA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 古賀 正紘 / Masahiro KOGA |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 6 著者 氏名（和/英） | 井上 万輝 / Kazuki INOUE |
| 第 6 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 7 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 7 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 8 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 8 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 9 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 9 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 発表年月日 | 2007-11-20 |
| 資料番号 | RECONF2007-33 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 340 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |