| 講演名 | 2007-11-20 プログラマブルロジックePLXの自動マッピングツールの開発とローカルアーキテクチャ検討(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会) 石橋 宏太, 田中 祥幸, 松本 光崇, 中野 裕文, 岩男 剛宜, 奥野 義弘, 有本 和民, 吉川 雅弥, 泉 知論, 藤野 毅, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は小面積および少配線層数をターゲットとしたSoC組み込み型プログラマブルロジックePLX(embedded Progammable Logic matriX)を提案し,SoCによる高い性能とePLXによる柔軟性を両立させることを目指している.ePLXアーキテクチャは,ローカルアーキテクチャ(2入力LUTのアレイとそれらを相互接続する限定的な高速配線スイッチ,およびアレイの末端に配置したFFから構成される)と,ローカルアーキテクチャ間を接続する配線ブロックを交互に並べる構成をとる.HDLコードからePLX上に回路を実現するためには,自動配置配線ツールが必要であり現在開発を行っている.本論文では,自動配置配線フローを紹介し,特に,ローカルアーキテクチャ部の自動マッピングツールの検討及び実装について報告する.また,今回報告するマッピングツールを用いて,現状とは異なったローカルアーキテクチャを使用したマッピングを行い,現状のアーキテクチャについて考察する. |
| 抄録(英) | We propose a ePLX (embedded Programmable Logic matriX) which will be embedded in SoC. The ePLX consists of small area and a few wiring layer to enhance programmability maintaining performance on SoC. ePLX architecture consists of 2LUT-array cluster and wiring block which is composed of wire between local clusters. They are alternately placed. Local cluster is composed of two input Look-Up-Table (LUT) array, limited and high speed wiring switch between LUTs and the D-FlipFlops on the array side. In order to implement a target function on the ePLX, we need to develop a automatic mapping and routing tools. In this paper, we explain auto mapping and routing flowchart and report study of local cluster auto mapping tools. We also report study of other local architectures. |
| キーワード(和) | プログラマブルデバイス / SoC / 自動マッピング |
| キーワード(英) | programmable device / SoC / automatic mapping |
| 資料番号 | RECONF2007-32 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2007/11/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | プログラマブルロジックePLXの自動マッピングツールの開発とローカルアーキテクチャ検討(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会) |
| サブタイトル（和） | |
| タイトル（英） | A Development of the Auto mapping tool for embedded Programmable Logic matriX (ePLX) and the study of ePLX local architecture |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プログラマブルデバイス / programmable device |
| キーワード(2)（和/英） | SoC / SoC |
| キーワード(3)（和/英） | 自動マッピング / automatic mapping |
| 第 1 著者 氏名（和/英） | 石橋 宏太 / Kouta Ishibashi |
| 第 1 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan Univesity |
| 第 2 著者 氏名（和/英） | 田中 祥幸 / Yoshiyuki Tanaka |
| 第 2 著者 所属（和/英） | 立命館大学理工学部 Faculty of Science and Engineering, Ritsumeikan University |
| 第 3 著者 氏名（和/英） | 松本 光崇 / Mitsutaka Matsumoto |
| 第 3 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan Univesity |
| 第 4 著者 氏名（和/英） | 中野 裕文 / Hirofumi Nakano |
| 第 4 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 5 著者 氏名（和/英） | 岩男 剛宜 / Takenobu Iwao |
| 第 5 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 6 著者 氏名（和/英） | 奥野 義弘 / Yoshihiro Okuno |
| 第 6 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 7 著者 氏名（和/英） | 有本 和民 / Kazutami Arimoto |
| 第 7 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 8 著者 氏名（和/英） | 吉川 雅弥 / Masaya Yoshikawa |
| 第 8 著者 所属（和/英） | 名城大学理工学部 Graduate School of Science and Engineering, Meijo University |
| 第 9 著者 氏名（和/英） | 泉 知論 / Tomonori Izumi |
| 第 9 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan Univesity |
| 第 10 著者 氏名（和/英） | 藤野 毅 / Takeshi Fujino |
| 第 10 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Engineering, Ritsumeikan Univesity |
| 発表年月日 | 2007-11-20 |
| 資料番号 | RECONF2007-32 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 340 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |