| 講演名 | 2007-11-20 EB直描を使ったマスクレスビアプログラマブルデバイスVPEXの提案と回路性能評価(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-) 川原崎 正英, 中村 明博, 西本 智弘, 下林 義明, 藤野 毅, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | われわれは,電子ビームによって,2層のビアレイアウトを描画することにより,マスク制作費用を必要とせずにディジタル回路の論理を変更できるプログラマブルデバイスVPEX (Via Programmable logic using Exclusive or array)の研究を行っている.VPEXで使用する基本論理素子(LE: Logic Element)は,複合ゲート型Exclusive OR (EXOR)とInverter (INV)から構成されており,第1ビア層の変更ですべての2入力論理を含む12種類の論理を出力する事ができる.また複数LEを用いてレジスタ(DFF)を構成することができるため,DFFを基本論理ブロックとして用意する必要がないという特徴をもっている.本論文では,VPEXの基本アーキテクチャ,特にLEの構成を説明するとともに,小規模回路でのスタンダードセルとの性能比較を行う.また,従来提案されているビアプログラマブルデバイスとVPEXとの性能比較結果についても述べる. |
| 抄録(英) | We propose the user-programmable device called VPEX (Via Programmable logic device using EXclusive-or array) which can change the logic of a digital circuit by changing two via-layer. Our novel device does not use photo-mask to change digital-circuit logic, because we use Electron Beam (EB) direct writing which is mask-less lithography. Therefore, we can cut mask cost, completely. The logic element (LE) of VPEX is composed of complex gate type EXclusive-OR (EXOR) and Inverter(INV). The single LE can outputs 12 logic functions which include all2-input logic functions by changing via-1 layer. Moreover, D-FlipFlop (DFF) consists of 5 LEs. Therefore there is no dead space unlike FPGA. In the paper, we compare performance of VPEX logic functions with that of standard-cells (Std) in 0.18μm CMOS technology. In addition, small-scale circuits of VPEX and Std are evaluated by area, delay-time and power-consumption. Finally, we discuss about comparison performance of VPEX with that of other works of via-programmable devices. |
| キーワード(和) | ビアプログラマブルロジック / 電子ビーム描画 / Exclusive-OR / ストラクチャードASIC |
| キーワード(英) | Via-programmable logic / EB direct writing / Exclusive-OR / structured ASIC |
| 資料番号 | VLD2007-80,DC2007-35 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2007/11/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | EB直描を使ったマスクレスビアプログラマブルデバイスVPEXの提案と回路性能評価(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-) |
| サブタイトル（和） | |
| タイトル（英） | Proposal and Circuit Performance Evaluation of Mask-less Via Programmable Device VPEX for EB Direct Writing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ビアプログラマブルロジック / Via-programmable logic |
| キーワード(2)（和/英） | 電子ビーム描画 / EB direct writing |
| キーワード(3)（和/英） | Exclusive-OR / Exclusive-OR |
| キーワード(4)（和/英） | ストラクチャードASIC / structured ASIC |
| 第 1 著者 氏名（和/英） | 川原崎 正英 / Masahide Kawarasaki |
| 第 1 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate school of Science and Engineering, Ritsumeikan University |
| 第 2 著者 氏名（和/英） | 中村 明博 / Akihiro Nakamura |
| 第 2 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate school of Science and Engineering, Ritsumeikan University |
| 第 3 著者 氏名（和/英） | 西本 智弘 / Tomoaki Nishimoto |
| 第 3 著者 所属（和/英） | 立命館大学理工学部 Faculty of Science and Engineering, Ritsumeikan University |
| 第 4 著者 氏名（和/英） | 下林 義明 / Yosiaki Shitabayshi |
| 第 4 著者 所属（和/英） | 立命館大学理工学部 Faculty of Science and Engineering, Ritsumeikan University |
| 第 5 著者 氏名（和/英） | 藤野 毅 / Takeshi Fujino |
| 第 5 著者 所属（和/英） | 立命館大学大学院理工学研究科:立命館大学理工学部 Graduate school of Science and Engineering, Ritsumeikan University:Faculty of Science and Engineering, Ritsumeikan University |
| 発表年月日 | 2007-11-20 |
| 資料番号 | VLD2007-80,DC2007-35 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 337 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |