| 講演名 | 2007-11-20 実速度スキャンテストにおけるキャプチャ時の低消費電力テスト生成手法について(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-) 福澤 友晶, 宮瀬 紘平, 大和 勇太, 古川 寛, 温 暁青, 梶原 誠司, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 実速度スキャンテストにおいて,キャプチャ時に多くのフリップフロップで論理値の遷移が起こると過度のIRドロップが生じる可能性がある.過度のIRドロップはゲート遅延を増大させ,正常回路を不良と判定する誤テストを引き起こし,歩留り低下の原因となる.本論文では,遷移故障を対象として,通常の故障検出のみならず,実速度スキャンテストのキャプチャ時の消費電力を考慮したテスト生成手法を提案する.一般に低消費電力テストではテストパターン数が増加する傾向にあるが,提案手法では少ないテストベクトル数の増加で,低消費電力のテストを実現する.ベンチマーク回路に対する実験により提案手法の有効性を示す. |
| 抄録(英) | High power dissipation can occur when a response to the test vector is captured by flip-flops in at-speed scan testing, resulting in excessive IR drop. Excessive IR drop may cause larger gate delays which may cause good chips to fail tests. As a result, significant capture-induced yield loss may occur in the deep submicron era. This paper addresses this serious problem with a new transition delay test generation method, featuring a unique algorithm that deterministically generates test cubes not only for fault detection but also for capture power reduction. In general, the number of test patterns tends to increase in low power testing, but the new method achieves capture power reduction with less test set inflation. Experimental results show its effectiveness. |
| キーワード(和) | キャプチャ時の低消費電力 / ATPG / X割当 / 実速度スキャンテスト |
| キーワード(英) | Low Capture Power / ATPG / X-filling / At-speed scan testing |
| 資料番号 | VLD2007-71,DC2007-26 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2007/11/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 実速度スキャンテストにおけるキャプチャ時の低消費電力テスト生成手法について(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-) |
| サブタイトル（和） | |
| タイトル（英） | A Transition Delay Test Generation Method for Capture Power Reduction during At-Speed Scan Testing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | キャプチャ時の低消費電力 / Low Capture Power |
| キーワード(2)（和/英） | ATPG / ATPG |
| キーワード(3)（和/英） | X割当 / X-filling |
| キーワード(4)（和/英） | 実速度スキャンテスト / At-speed scan testing |
| 第 1 著者 氏名（和/英） | 福澤 友晶 / Tomoaki FUKUZAWA |
| 第 1 著者 所属（和/英） | 九州工業大学情報工学部 Dept of CSE, Kyushu Institute of Technology |
| 第 2 著者 氏名（和/英） | 宮瀬 紘平 / Kohei MIYASE |
| 第 2 著者 所属（和/英） | 九州工業大学情報工学部 Dept of CSE, Kyushu Institute of Technology |
| 第 3 著者 氏名（和/英） | 大和 勇太 / Yuta YAMATO |
| 第 3 著者 所属（和/英） | 九州工業大学情報工学部 Dept of CSE, Kyushu Institute of Technology |
| 第 4 著者 氏名（和/英） | 古川 寛 / Hiroshi FURUKAWA |
| 第 4 著者 所属（和/英） | 九州工業大学情報工学部 Dept of CSE, Kyushu Institute of Technology |
| 第 5 著者 氏名（和/英） | 温 暁青 / Xiaoqing WEN |
| 第 5 著者 所属（和/英） | 九州工業大学情報工学部 Dept of CSE, Kyushu Institute of Technology |
| 第 6 著者 氏名（和/英） | 梶原 誠司 / Seiji KAJIHARA |
| 第 6 著者 所属（和/英） | 九州工業大学情報工学部 Dept of CSE, Kyushu Institute of Technology |
| 発表年月日 | 2007-11-20 |
| 資料番号 | VLD2007-71,DC2007-26 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | 334 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |